三段式状态机的第一个输出状态

        设计状态机时需要明确状态机各个状态是如何跳转的,要知道状态机是从哪一个状态开始输出的。

      常用的三段式状态机设计一般采用三个alway语句:

      1.第一个always语句描述时序逻辑,采用同步时序描述状态转移,更新current_state。

      2.第二个always语句采用组合逻辑的方式判断状态转移条件、描述状态转移规律,根据current_state和输入条件确定next_state

      3.第三个always语句使用同步时序的方式描述每个状态的输出,根据next_state判断状态机输出

      常用格式如下代码所示。

always@(posedge clk or negedge reset)
begin
   if(!reset)
     current_state<=S0;
   else
     current_state<=next_state;
end
always@ *
begin
  next_state=S0;
  case(current_state)
  S0:next_state=S1;
  S1:
  S2:
  default:
  endcase
end
always@(posedge clk or negedge reset)
begin
  if(!reset)
  ……..
 else
   case(next_state)
     S0:
     S1:
     S2:
     default:
  endcase
end

      对于三段式状态机的起始状态一直有疑问,状态机的第三个always过程块是从哪一状态开始输出的。在reset初始状态第一个always过程块current_state<=S0;在第二个always中,组合逻辑判断next_state,如果没有条件约束直接状态跳转,比如 S0:next_state=S1;则在一开始第三个always过程块应该从状态S1开始输出,而不是S0。

你可能感兴趣的:(FPGA,Verilog,HDL)