PCIe Electrical PHY(2)-SerDes中的均衡技术

均衡的主要作用就是减小Jitter中ISI部分的影响。前面已经讲了ISI产生的原因主要是因为信道带宽不足，使脉冲信号经过信道之后产生长长的拖尾。

1.1 CTLE

均衡电路分为连续时间均衡器和离散时间均衡器。从频域角度做均衡的电路通常是具有高通特性的模拟电路，所以被称为连续时间线性均衡器（CTLE）。其结构通常如下图所示，其优点是线性度高，并且能对信号提供一定的增益。
业界主流的做法通常会把均衡的功能和提供增益的功能分开，即RX首先是一个VGA对信号幅度进行控制，然后是CTLE提供均衡功能。


对于无源电路，其传输函数如下

进而得到零极点和peaking系数

CTLE 因为以下两个缺点而并不常用：第一，因为串联电阻电容而引入的阻抗不连续性导致接收机端接阻抗匹配网络设计复杂，必须使用电感来消除阻抗的虚部；第二，因为无源网络不提供正的增益，该RC 网络只是通过降低直流增益从而得到高频的相对增加，所以这种方法并不提高信噪比。

对于有源电路，传输函数如下


增大Cs 可以左移零点，而不改变补偿系数的大小，这种方法可以针对不同传输速率信号的奈奎斯特频率的不同进行调整；另一方面增大Rs 可以左移零点并降低DC 增益，但对不改变高频增益，从而对均衡系数进行调整，以适应不同衰减的信道。

1.2 FFE

以上是从连续时间信号系统的角度去做均衡，其实在TX中输出的数字信号可以更方便直观地采用FIR滤波器来做均衡，即FFE（前馈均衡器）。


这里就引出的preset的概念。PCIE中TX的voltage level和preset level的compliance test都是在发送一串{64’b0, 64’b1}的序列下测量的。下图并不是标准的测试序列。

0. Vb: post-cursor, de-emphasis, = C-1 + C0 + C+1
1. Vc: pre-cursor, pre-shoot, = - C-1 + C0 + C+1
2. Vd: main-cursor, = + C-1 - C0 + C+1 = 1
3. Va = + C-1 + C0

C-1=C+1=0时，Va=Vb，即preset#4
C-1=C+1=-0.125时，Va=0.750, Vb=0.500, Vc=0.750，即P8

PCIE Gen1/2只支持2 tap即C0/C+1，Gen3之后才支持3 tap

1.3 DFE

我们前面讨论的CTLE, FFE 都是线性均衡器，这些均衡器最大的缺点在于它们在对信道传输函数进行补偿的过程中也不可避免地衰减了信号中的低频能量，并放大了传输系统中的高频噪声能量，也就是说这些线性均衡器都会导致系统的信噪比恶化。
判决反馈均衡器则是取判决点之后的数字信号，直接把ISI消除，是在数字域对信号做处理，因此不会导致信噪比恶化。


DFE是整个SerDes系统中最复杂的部分，RX的结构也与DFE结构的选取密切相关，常用的结构还有loop-unrollng技术，此处不过多赘述。