∑-△ADC工作原理

一、∑-△ADC工作原理

　　要理解∑-△ADC的工作原理，首先应对以下概念有所了解：过采样、噪声成形、数字滤波和抽取。

　　1.过采样

　　首先，考虑一个传统ADC的频域传输特性。输入一个正弦信号，然后以频率fs采样-按照Nyquist定理，采样频率至少两倍于输入信号。从

　　FFT分析结果可以看到，一个单音和一系列频率分布于DC到fs/2间的随机噪声。这就是所谓的量化噪声，主要是由于有限的ADC分辨率而造成的。单音信号的幅度和所有频率噪声的RMS幅度之和的比值就是信号噪声比(SNR)。对于一个Nbit ADC，SNR可由公式：SNR=6.02N+1.76dB得到。为了改善SNR和更为精确地再现输入信号，对于传统ADC来讲，必须增加位数。

　　如果将采样频率提高一个过采样系数k，即采样频率为Kfs，再来讨论同样的问题。FFT分析显示噪声基线降低了，SNR值未变，但噪声能量分散到一个更宽的频率范围。∑-△转换器正是利用了这一原理，具体方法是紧接着1bit ADC之后进行数字滤波。大部分噪声被数字滤波器滤掉，这样，RMS噪声就降低了，从而一个低分辨率ADC, ∑-△转换器也可获得宽动态范围。

　　那么，简单的过采样和滤波是如何改善SNR的呢?一个1bit ADC的SNR为7.78dB(6.02+1.76)，每4倍过采样将使SNR增加6dB，SNR每增加6dB等效于分辨率增加1bit。这样，采用1bit ADC进行64倍过采样就能获得4bit分辨率;而要获得16bit分辨率就必须进行415倍过采样，这是不切实际的。∑-△转换器采用噪声成形技术消除了这种局限，每4倍过采样系数可增加高于6dB的信噪比。

　　2.噪声成形

　　通过图1所示的一阶∑-△调制器的工作原理，可以理解噪声成形的工作机制。

　　

　　∑-△调制器包含1个差分放大器、1个积分器、1个比较器以及1个由1bit DAC(1个简单的开关，可以将差分放人器的反相输入接到正或负参考电压)构成的反馈环。反馈DAC的作用是使积分器的平均输出电压接近于比较器的参考电平。调制器输出中“1”的密度将正比于输入信号，如果输入电压上升，比较器必须产生更多数量的“1”，反之亦然。积分器用来对误差电压求和，对于输入信号表现为一个低通滤波器，而对于量化噪声则表现为高通滤波。这样，大部分量化噪声就被推向更高的频段。和前面的简单过采样相比，总的噪声功率没有改变，但噪声的分布发生了变化.

　　现在，如果对噪声成型后的∑-△调制器输出进行数字滤波，将有可能移走比简单过采样中更多的噪声。这种调制器(一阶)在每两倍的过采样率下可提供9dB的SNR改善。

　　在∑-△调制器中采用更多的积分与求和环节，可以提供更高阶数的量化噪声成形。例如，一个二阶∑-△调制器在每两倍的过采样率可改善SNR 15dB。图2显示了∑-△调制器的阶数、过采样率和能够获得的SNR三者之问的关系。

　　

　　3.数字滤波和抽取

　　∑-△调制器以采样速率输出1bit数据流，频率可高达MHz量级。数字滤波和抽取的目的是从该数据流中提取出有用的信息，并将数据速率降低到可用的水平。

　　∑-△ADC 中的数字滤波器对1bit数据流求平均，移去带外量化噪声并改善ADC的分辨率。数字滤波器决定了信号带宽、建立时间和阻带抑制。

　　∑-△转换器中广泛采用的滤波器拓扑是SINC3，一种具有低通特性的滤波器。这种滤波器的一个主要优点是具有陷波特性，可以将陷波点设在和电力线相同的频率，抑制其干扰。陷波点直接相关于输出数据速率(转换时间的倒数)。SINC3滤波器的建立时间三倍于转换时问。例如，陷波点设在50Hz时(60Hz数据速率)，建立时间为3/60Hz=50ms。有些应用要求更快的建立时间，而对分辨率的要求较低。对于这些应用，新型ADC诸如MAX1400系列允许用户选择滤波器类型SINC1或SINC3。SINC1滤波器的建立时间只有一个数据周期，对于前面的举例则为1/60Hz=16.7ms。由于带宽被输出数字滤波器降低，输出数据速率降低于原始采样速率，但仍满足Nyquist定律。这可通过保留某些采样而丢弃其余采样来实现，这个过程就是所谓的按M因子“抽取”。M因子为抽取比例，可以是任何整数值。在选择抽取因子时应该使输出数据

　　速率高于两倍的信号带宽。这样，如果以fs的频率对输入信号采样，滤波后的输出数据速率可降低至fs/M，而不会丢失任何信息。

　　二、 MAXIM的新型∑-△ADC

　　新型高集成度∑-△ADC正在得到越来越广泛的应用，这种ADC只需极少外接元件就可直接处理微弱信号。MAX1402便是这种新一代ADC的一个范例，大多数信号处理功能已被集成于芯片内部，可视为一个片上系统，如图3所示。该器件在480sps工作速率下可捉供16bit精度，4800sps时精度达12bit，工作模式下仅消耗250uA的电流，掉电模式仅消耗2uA。信号通道包含一个灵活的输入多路复用器，可被设置为3路全差分信号或5路伪差分信号、2个斩波放大器，1个可编程PGA(增益从1～128)、1个用于消除系统偏移的粗调DAC和1个二阶∑-△调制器。调制器产生的1bit数据流被送往一个集成的数字滤波器进行精处理(配置为SINC1或SINC3)。转换结果可通过SPITM/QSPITM兼容的三线串行接口读取。另外，该芯片还包含有2个全差分输入通道，用于系统校准(失调和增益);2个匹配的200 uA电流源，用于传感器激励(例如可用于3线/4线RTD);2个“泵出”电流，用于检测选定传感器的完整性。通过串行接口访问器件内部的8个片内寄存器，可对器件的工作模式进

　　行编程。输入通道可以在外部命令的控制下进行采样或者连续采样，通过SCAN控制位设定，转换结果中附加有3bit“通道标识”位，用来确定输入通道。

　　

　　两个附加的校准通道CALOFF和CALGAIN可用来校准测量系统。此时可将CALOFF输入连接到地，将CALGAIN输入连接到参考电压。对上述通道的测量结果求取平均后可用来对测量结果进行校准。