MPSoC

零配置初始化流程就一直过不去_ZYNQ UltraScale+ MPSoc FPGA自学笔记-启动加载配置...

言归正传，ZYNQUltraScale+MPSoc的配置过程还是挺复杂的，决定写一篇文章来讲一讲，当然我也是初学，如有错讹请轻轻打左脸。
weixin_40009026·2024-09-14 08:52

ZYNQ MPSOC FPGA 仿真 教程

**FPGA与MPSOC**:FPGA(FieldProgrammableGateArray)是一种可以通过编程配置的集成电路，适用于各种应用和功能。
行者..................·2024-09-09 20:07

【ZYNQ MPSoC开发】双核数据采集系统AXI DMA传输，LWIP TCP发送的调试记录

问题背景项目需求是使用ZU3EG实现一个汇集板的功能。具体而言，PL端接收来自前级的来的带有时间戳的ADC数据，先在PL端进行数据对齐，再通过AXIDMA传输到PS端，由PS端通过lwip实现TCP客户端。在成功连接到PC后，通过AXIGPIO给PL端一个信号，开始产生模拟数据（还未上前级，只是模拟），并开始AXIDMA简单传输，每次传输完成后，如果lwip的发送buffer足够，则立刻把数据发出
辣个蓝人QEX·2024-09-03 09:28

【ZYNQ MPSoC开发】lwIP TCP发送用于数据缓存的软件FIFO设计

设计背景任务是在ZYNQ的PS上使用裸机运行lwIP协议栈使用TCP把PL端通过AXIDMA传来的将近100K采样率的ADC数据发送出去，但由于数据带宽很大，有853.3mbps，所以在每一次AXIDMA简单传输结束后，lwIP未必有足够的发送buffer立即把数据发送走，如果是发送完再进行下一次简单传输的思路，则会很大地限制了整个系统的带宽，一个简单的思路是每次传输完成后判断发送buffer是否
辣个蓝人QEX·2024-09-02 22:17

xilinx vivado 工具使用常见报错(持续更新)

工具平台:xilinxvivado2022.2芯片平台：MPSOC操作系统：WIN110.vivado从2020版本开始不再支持WIN7系统(xilinxvivado2019.2后不再支持WIN7)1.
zidan1412·2024-02-09 19:07

TQ15EG开发板教程：在VIVADO2023.1 以及VITIS环境下 检测DDR4

打开VIVADO2023.1创建一个新的工程，设置工程名称和地址选择RTL工程，勾选不添加文件搜索15eg，选择xqzu15eg-ffrb1156-2-i完成创建工程添加设计模块设置模块名称在模块中添加mpsoc
mcupro·2024-02-03 17:33

「线上分享」基于AMD MPSoC的AV over IP创新解决方案

ProAV系统是利用视音频进行信息采集、传输、处理、呈现，以及人机交互等的信息技术，是处理和呈现信息提供帮助的一种信息系统的统称。ProAV系统应用较为广泛，在会议交流、监控指挥、文化演艺、军事培训等领域得到应用，成为提升信息传输质量、提升工作效率的有效手段。随着行业的不断发展，更多的挑战随之出现。不同的设备有不同的接口和不同的协议。反复讨论对比后，伟乐科技选择了AMDMPSoC器件来构建基于IP
LiveVideoStack_·2024-01-31 08:26

【正点原子FPGA连载】第二十五章设备树下的LED驱动实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2024-01-28 13:46

Vitis开发一——FPGA学习笔记＜8＞

一.HelloWorld实验在MPSOC开发板上搭建MPSOC嵌入式最小系统，并使用串口打印“HelloWorld”信息。
switch_swq·2024-01-22 20:23

ALINX_ZYNQ_MPSoC开发平台FPGA教程：PL的点灯实验

前言目标：每秒翻转一次LED我会在前言中记录自己通过本实验学到的东西ZYNQ-7000的PL部分使用的时钟是200M的差分时钟，通过有源晶振提供（有源：一上电就产生时钟信号），而PS部分使用的也是有源时钟，但是是50M的单端时钟由于PL部分的200M差分时钟，因此需要使用IBUFDS将差分时钟转为单端时钟，如下图正文一、点灯设计程序要实现1秒翻转，就需要一个1秒的计数器，而使用的时钟是200M，那
崽崽今天要早睡·2024-01-14 15:02

FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）

系列针对不同的应用领域，Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件，包括专为成本优化的Zynq-7000平台，面向高性能实时计算应用领域的ZynqUltraScale+MPSoC
伊宇韵·2024-01-14 15:59

疑难案例分析1：emmc模式无法启动，而且上电几秒内，复位键不起作用

一、概述最近遇到一个特别奇怪的问题：客户一个mpsoc的板子，在改板后，启动模式设置成emmc无法启动。而且在上电几秒内，连复位键都不起作用。按道理按复位必然重启，这是硬件逻辑，不可能出现这种情况。
王师傅MasterWang·2024-01-05 09:38

Zynq UltraScale+ MPSoC-AMP(linux+裸机)

接着ZynqUltraScale+MPSoC-双核裸机AMP继续平台工具：zcu106，vitis2020.2，petalinux2019.2文章目录1.cpu1跑裸机2.cpu0跑linux2.1petalinux
小坏坏_·2023-12-20 18:11

Linux下I2C调试工具--for--Zynq MPSOC/Jetson Xavier

Linux下I2C调试工具1、简介i2c-tools是一个专门调试i2c的工具，无需编写任何代码即可轻松调试I²C设备，可获取挂载的设备及设备地址，还可以在对应的设备指定寄存器设置值或者获取值等功能。i2c-tools有如下几个常用测试命令i2cdetect,i2cdump,i2cget,i2cset,i2ctransfer。2、i2c-tools工具安装2.1、Jetsonxavier/orin
Kevin的学习站·2023-12-18 19:42

处理器及微控制器：XCZU15EG-2FFVC900I 可编程单元

XCZU15EG-2FFVC900I参数：Zynq®UltraScale+™MPSoC系列基于Xilinx®UltraScale™MPSoC架构。
YHPsophie·2023-12-01 17:18

Hobbit玩转Zynq MPSoC系列之1：VCU解码+DP显示

  做图像处理的朋友们经常会有视频编解码的需求，常用的方法是要么增加一个专有芯片要么买专用的FPGA实现的IP，这都增加了设计复杂度以及成本，ZynqMPSoC的EV系列含有VCU视频编解码单元，就非常好的解决了这个问题，用起来简单方便，除了DDR带宽几乎不占其他FPGA资源，简直不要太爽。ZynqMPSoC的PS部分自带DP显示单元，从Vivado到Petalinux对其都做到了完美、透明的配置
Humph-Hobbit·2023-11-28 07:59

第一章：赛灵思（Xilinx）的Zynq的多处理器片上系统（MPSoC）入门综述

第一章：赛灵思（Xilinx）的Zynq的多处理器片上系统（MPSoC）入门综述引言Zynq的多处理器片上系统（MPSoC）简介Xilinx片上系统（SoCs）发展简介设计方法引言本专栏对赛灵思（Xilinx
嵌入式技术·2023-11-28 07:56

赛灵思-Zynq UltraScale+ MPSoC学习笔记汇总

ZynqUltraScale+MPSoC学习目录：1、赛灵思-ZynqUltraScale+MPSoCs：产品简介2、赛灵思-ZynqUltraScale+MPSoC学习笔记：Petalinux2021.2
Kevin的学习站·2023-11-28 07:54

1、 赛灵思-Zynq UltraScale+ MPSoCs：产品简介

目录1、赛灵思-ZynqUltraScale+MPSoCs：产品简介1.1、ZynqUltraScale+MPSoCs简介1.2、ZynqUltraScale+MPSoC处理系统的主要特性1.2.1、功耗优先
Kevin的学习站·2023-11-28 07:53

Zynq UltraScale+ MPSoC IPI 通信

目录前言一、原理二、c(app)工程创建前言MPsoc最大的特点是集成了4个A53和2个R5，只有异构通信才能发挥他的最大威力。本文参照其他文档，实现了裸跑的A53和R5IPI通信。
Bohai0525·2023-11-28 07:49

Xilinx ZynqMp VCU编解码

ZynqMPVCU是XilinxZynqUltraScale+MPSoC系列中的一个视频编解码单元，它提供了硬件加速的视频编解码功能，可以帮助开发人员更高效地实现视频应用。
JabinQu·2023-11-28 07:48

Xilinx ZYNQ UltraScale+系列产品介绍

关注、星标公众号，精彩内容每日送达来源：网络素材ZynqUltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，它在第一代Zynq-7000的基础上进行了全面升级。
Hack电子·2023-11-28 07:18

【VCU架构】Zynq UltraScale+ MPSoC的VCU架构

ZynqUltraScale+MPSoCZynqUltraScale+MPSoC的VCU架构文章目录ZynqUltraScale+MPSoC目标一、ZynqUltraScale+mpsoc:体系结构二、
你的信号里没有噪声·2023-11-28 07:47

哈工大毕设记录-使用ZYNQ MPSoC开发板实现的Linux环境千兆以太网C语言UDP协议批量文件存取（上）

写在前面：本文仅为一位哈工大本科学生的毕设过程记录（吐槽），可参考性有限，供后来的广大学弟学妹们参考一下吧，我趟过的坑别再跳了。字体区别：黑色加粗为文章结构脉络表述，红色为必须明确的重点，绿色为次重点，蓝色为吐槽。主要描述内容包括以下六条，分上下篇，123上篇，456下篇（下篇：“咕咕咕”）：如何使用AD迅速开展能够应对本科毕设等级的PCB绘画工作（不涉及制板）；如何利用Petalinux开发套件
快乐的小须鲸·2023-11-22 13:10

[ZYNQ]开发之基于 AN108 模块的ADC 采集以太网传输

二、任务分析本实验的硬件设计部分及vitis均参照了ALINXFPGAZYNQUltrascale+MPSOC教程中实验基于AN9280模块的ADC采集以太网传输，其B站视频链接如下【62】ALINXZynqMPSoCXILINXFPGA
Laid-back guy·2023-11-19 06:24

【正点原子FPGA连载】 第二十八章OV5640 DP显示实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2023-11-16 21:39

ultrascale+mpsoc系列的ZYNQ中DDR4参数设置说明

ultrascale+mpsoc系列的ZYNQ中DDR4参数设置说明标题1概述标题2讲述平台标题3ZYNQ的DDR设置界面参数标题4DDR参数界面说明如下标题1概述本文用于讲诉ultrascale+mpsoc
风中月隐·2023-11-15 09:29

Zynq简介——FPGA学习笔记＜7＞

目录一.xilinxZynqUltraScale+MPSoC1.MPSoC简介2.FPGA简介3.MPSoCPL简介（1）可编程输入/输出单元（2）基本可编程逻辑单元（3）嵌入式块RAM（4）丰富的布线资源
switch_swq·2023-11-06 04:43

ZYNQ UltraScale+ MPSoC Linux + ThreadX AMP玩法

ZYNQUltraScale+MPSoCLinux+ThreadXAMP玩法ZYNQUltraScale+MPSoC与ZYNQ7000架构比较目标一.创建Linux1、修改kernel2、修改设备树编译
李易达·2023-10-29 20:05

【技术干货】基于赛灵思FPGA板卡的高性能EtherCAT主站方案

该套件具有基于Xilinx16nmFinFET+可编程逻辑架构的Zynq®UltraScale+™MPSoC器件，提供一款四核ARM®C
Hack电子·2023-10-25 18:54

【正点原子FPGA连载】第二十一章AXI DMA环路测试 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2023-10-14 02:04

PetaLinux @ Ubuntu20.04

PetaLinux支持ZynqUltraScale+MPSoC、Zynq-7000全可编程SoC，以及Micro
palzhj·2023-10-09 03:24

基于Xilinx UltraScale+ MPSOC（ZU9EG/ZU15EG）的高性能PCIe数据预处理平台

板卡采用Xilinx的高性能UltraScale+MPSOC系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及设备间互联传输。
北京青翼科技·2023-10-08 22:55

【Xilinx】基于MPSoC的OpenAMP实现（一）

【Xilinx】基于MPSoC的OpenAMP实现（一）一、开发环境1、开发思路2、下载官方bsp包二、编译Linux1、配置petalinux环境变量2、创建工程3、进入目录4、设置缓存目录（重点：可离线编译
王师傅MasterWang·2023-09-25 08:30

【Xilinx】基于MPSoC的OpenAMP实现(二）

【Xilinx】基于MPSoC的OpenAMP实现(二）前言一、修改echo_test1、查找源代码二、创建自己的app1、新建app2、编译代码2.1用petalinux-build编译2.2方法二：
王师傅MasterWang·2023-09-25 08:57

FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”

本文主要介绍ZynqUltraScale+MPSoC系列器件的PS-PL之间互连的AXI总线接口。
黄埔数据分析·2023-09-23 19:31

Real Time Optimization in Petalinux with RT Patch on MPSoC

https://www.hackster.io/LogicTronix/real-time-optimization-in-petalinux-with-rt-patch-on-mpsoc-5f4832Thistutorial-articleisonHowtooptimizetherealtimeperformanceofapplicationsorthreadsrunningonPetalinu
非鱼知乐·2023-09-16 01:56

ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记

前言最近要做新的设计用到XilinxZYNQUltraScale+MPSoc系列的芯片。文档看到吐，阅读间隙和妹子聊天，还被吐槽太闲。
weixin_39638708·2023-09-11 04:25

zynq+linux固化程序,如何在 Zynq UltraScale+ MPSoC 上实现 Linux UIO 设计

原标题：如何在ZynqUltraScale+MPSoC上实现LinuxUIO设计简介作者：AlexHe(何晔)，赛灵思高级嵌入式应用工程师这里的UIO即UserspaceI/O，本文中UIO泛指UIO设备和
weixin_39999586·2023-09-09 21:16

基于ZYNQ UltraScale+ MPSoC 实现 MIPI数据接收+VDMA传输到DDR+UDP协议发送数据包

参考文档：pg201-zynq-ultrascale-plus-processing-systempg232-mipi-csi2-rxpg020-axi-vdma其他IP核的产品手册，请自行在DocNav中查阅基于设备：FPGA芯片：xazu3eg开发板：百度EdgeBoard，有MIPICSI视频接口，千兆以太网，2GB的DDRVivado硬件工程建立：底层硬件全部由Xilinx官方IP核搭建而
sheng_gao·2023-06-15 23:09

高速信号处理卡 光纤接入卡 设计方案： 519-基于ZU19EG的4路100G光纤的PCIe 加速计算卡

519-基于ZU19EG的4路100G光纤的PCIe加速计算卡一、板卡概述本板卡系我司自主设计研发，基于Xilinx公司ZynqUltraScale+MPSOC系列SOCXCZU19EG-FFVC1760
hexiaoyan827·2023-06-14 13:56

自动驾驶嵌入式开发工程师：车载SOC开发修炼秘籍

本文档是博主在开发学习过程中写的笔记，本意是便于以后开发复盘，参考《ug1144-petalinux-tools-reference-guide》、《ug1085》、黑金ZynqUltraScale+MPSoC5EV
Kevin的学习站·2023-06-13 06:17

Xilinx MPSOC kernel 离线编译

1.Petalinux中保留Linux和UBoot源代码缺省情况下，PetaLinux在编译完成后会删除源代码，以节省硬盘空间。在project-spec/meta-user/conf/petalinuxbsp.conf里，添加如下内容，可以保留Linux和UBoot源代码。RM_WORK_EXCLUDE+="linux-xlnx"RM_WORK_EXCLUDE+="u-boot-xlnx"2.取
风往北继续吹·2023-04-30 14:11

【AXU3EG】UltraScale+ MPSoC以及开发板介绍

Copyright©2012-2020芯驿电子科技（上海）有限公司UltraScale+MPSoCZynqUltraScale+MPSoC系列是Xilinx第二代平台，其在FPGA内部集成了完整ARM处理子系统
Jia ming·2023-04-17 16:14

【正点原子FPGA连载】第三十一章基于lwip的echo server实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

第三十一章基于lwip的echoserver实验随着物联网的兴起，万物互联需要一个强大而又灵活的协议体系，TCP/IP协议得天独厚，而在嵌入式网络设备中，由于硬件资源的限制，需要特殊的实现方式。LWIP作为TCP/IP协议的一种轻量级实现方式，满足了这一要求。本章我们利用VITIS软件自带的lwIPEchoServer例程模板，初步了解lwip的使用。本章包括以下几个部分：3131.1简介31.2
正点原子·2023-04-03 03:54

Xilinx UltraScale+ MPSOC（ZU9EG/ZU15EG）高性能 PCIe 数据预处理板

板卡采用Xilinx的高性能UltraScale+MPSOC系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及设备间互联传输。
F_white·2023-04-02 12:51

【正点原子FPGA连载】第十一章PL SYSMON测量输入模拟电压 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2023-02-21 11:38

【正点原子FPGA连载】第十二章PS端RTC中断实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2023-02-21 11:38

【正点原子FPGA连载】第十三章QSPI Flash读写测试实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2023-02-21 11:38

【正点原子FPGA连载】第六章自定义IP核-呼吸灯实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Vitis开发指南

第六章自定义IP核-呼吸灯实验在Vivado软件中，我们可以很方便的通过创建和封装IP向导的方式来自定义IP核。自定义IP核可以定制化系统设计，以达到设计重用的目的，可以很大程度上简化系统设计和缩短产品上市的时间。本章我们将向大家介绍自定义IP核的方法。本章包括以下几个部分：66.1简介6.2实验任务6.3硬件设计6.4软件设计6.5下载验证6.1简介Xilinx官方为我们提供了非常丰富的IP核，
正点原子·2023-02-21 11:37
上一页 1 2 3 4 5 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他