FPGA verilog学习笔记（二）命名规则

学习《ZYNQ SOC 修炼秘籍》记录笔记

1、顶层文件： 对象+功能+top 例：video_oneline_top

2、逻辑控制文件：介于顶层和驱动层文件之间 对象+ctr 例：ddr_ctr.v

3、驱动程序命名： 对象+功能+dri 例：led_dri.v、uart_rxd_dri.v

4、参数文件命名： 对象+para 例：lcd_para.v

5、模块接口命名：文件名+u 例：lcd_dir  lcd_dir_u(......)

6、模块接口命名：特征名+文件名+u 例：mcb_read  c3_mcb_read_u

7、端口注释： input Video_vs_i //输入场同步入

8、信号命名：命名总体规则： 对象+功能+（极性）+特性

9、时钟信号：对象+功能+特性 例：phy_txclk_i、sys_50mhz_i

10、复位信号：对象+功能+极性+特性 例：phy_rst_n_i、sys_rst_n_i

11、延迟信号：对象+功能+特性1+特性2 例：fram_sync_i_r0、fram_sync_i_r1（sync同步）

12、特定功能计数器 ：

• 对象+cnt 例：lin_cnt、div_cnt0、div_cnt1
• 功能+cnt 例：wr_cnt、rd_cnt
• 对象+功能+cnt 例：fifo_wr_cnt、mcb_wr_cnt、mem_wr_cnt
• 对象+对象+cnt 例：video_line_cnt、video_farm_cnt

13、一般计数器：cnt+序号 用于不易混淆的计数 例：cnt0、cnt1、cnt2

14、时序同步信号： 对象+功能+特性 例：line_sycs_i、fram_sysc_i

15、使能信号 ：

• 功能+en 例：wr_en、rd_en
• 对象+功能+en 例：fifo_wr_en、mcb_wr_en