Zedboard(零）嵌入式开发-零散知识

Xilinx SDK

一、Debug的几个指令：

　　step into（F5）：单步执行，遇到子函数就进入并且继续单步执行（简而言之，进入子函数）；

　　step over（F6）：单步执行时，遇到子函数时不会进入子函数，而是将子函数整个执行完，也就是把子函数整个作为一步。在不存在子函数的情况下是和step into效果一样的；

　　step out（ F7）：当单步执行到子函数内时，用step out就可以执行完本级子函数余下部分，并返回到上一层函数；

　　resume（F8）： 继续始执行debug，一直运行到下一个断点breakpoint。

　　*更多内容可参照链接：http://langgufu.iteye.com/blog/1168366

 

二、Zedboard-ZYNQ架构整理

　　ZYNQ从架构上可以划分为两大模块，一个是PS（处理器系统），另一个是PL（可编程逻辑） 

　　PS由APU、内存接口、IO外设、互连线4大模块组成。 

　　 1、APU（Application Processor Unit)应用处理单元，即PS【可编程逻辑里面最最核心的东西】，它由两个双核心的Cortex-ARM A9、一些缓存和存储组成。 

　　　　APU里面有几个比较重要的部分： 

　　　　　　ACP，全名Accelerator Coherency Port，加速器一致端口，作用是允许从PL到CPU存储空间的一致性访问， 

　　　　　　DMA，全名直接存储访问，它支持多种传输模式：内存到内存，内存到外设，外设到内存，有8个通道 

　　　　　　中断控制器，GIC，通用中断控制器 

　　2、内存接口  Memory Interfaces，包括两部分：

　　　　一个是动态内存控制器（dynamic memory controller）

　　　　一个是静态内存控制器（static memory controller） 

　　3、IO外设（I/O Peripherals） 

　　　　USB 2.0 OTG、Ethernet、CAN、SD/SDIO、SPI、UART、I2C、118个GPIO bit 

　　4、互连线 

　　　　APU、I/OP、和内存单元互相连接，并通过一个多层的AXI互连线与PL连接  

　　PL部分包含： 

　　　　可配置逻辑块 

　　　　36Kb块RAM

　　　　DSP切片 

　　　　可编程IO块 

　　　　XADC 

　　　　PL可配置模块

 

    Zynq-7000 EPP系列产品支持4GB的内存空间。

    Zedboard开发板配置了512MB*2的DDR3内存芯片，故其实际的DDR地址范围是0x00000000~0x3FFFFFFF。