AMD 编程手册 7.4-7.5

7.4 Memory Types

• UC Uncacheable 从UC Memory中读取或者写入会导致write buffer的数据写到内存然后失效。主要用于需要严格的读写顺序的I/O 操作。注意如果其他的memory如果支持Speculative读，那么可能会bypass那些没有冲突的UC操作。
• CD Cache Disable. Uncachebale 包括两种情况1) Cache Disabled but no invalidated 即如果CacheDisable了，但是没有调用INVD、WBINVD将Cacheline写回，2) 根据虚拟地址进行配置属性的PAT与根据物理地址配置属性的MTRR的设置冲突
  如果是读命中CD的memory，那么cachline 会被invalidate，如果cacheline是脏状态，那么会先写回
  如果是读指令命中CD的memory，那么从Cache读取，而不是内存。
• WC Write-Combining 从WC memory中读和写 也是uncachebale。本质上就是将要写入cache的多笔数据进行合并。多用于不关心写顺序的图形显示memory buffer
• WC+ Write-Combing Plus 与WC的不同在于，访问WC+会probe其他的cache。
• WP Write-Protect 可以从Cache中读，但是写cache时，如果不命中，则不会write allocate cache，而且会失效其他的cache。用于写更新操作需要被其他的设备立即可见的shadowed-ROM memory。
• WT Writethrough 写通/写直达
• WB WriteBack 写回，最常用。

这里要注意的就是h, wc，wc+，nt类型的写可能会pass之前的wp，wt，wb类型的写，以及non-conflicting的（wc,wc+,nt）。需要使用SFFENCE保序。以及j，wp，wt，wb的写可能会pass之前的wc,wc+,nt类型的写。同样需要使用SFENCE保序。因为之前理解X86架构会保证store按序执行的，但是这样看来，不同类型的write，还是可能乱序更新的，所以需要保序。

7.5 Buffering and Combing Memory Types

Write Buffering
如果读请求也竞争对memory的访问，那么写buffer可以降低带宽。如果memory busy的时候，将写操作从pipeline移除，可以降低对执行单元的资源消耗。(还可以移除吗？)
处理器负责管理write buffer，所以它对软件是不可见的。从buffer再写到memroy也是按照program order。如果执行以下指令的话，处理器会彻底的将write buffer中的信息写到memory中

• SFENCE Instruction
• Serializing Instruction 在后面的指令从memory读取之前，需要将前面所有的指令都顺序退休
• I/O Instruction
• Locked Instruction。类似于MFENCE，前面所有的读写都要执行完毕。后面所有的读写都未开始执行。Lock 写永远不被buffer，lock读和写是cachable的
• Interrupt and Exception 中断和异常执行之前，需要彻底清空write buffer
• UC Memory Reads
  

Write Combining
Write Combining的策略与write buffer不同。Write memory 不是cachable的，只向主存写入内容，不写入cache。处理器不是根据连续的地址进行combine的，而是active-address 范围，只要是这个范围的，就会进入WC buffer。WC buffer中的数据也可以重复写入。
在使用WC buffer时，可能会存在写的顺序与program order不一致。比如，在WC memory之后进行的cachable写可能会先执行完毕。
清空WC Buffer的与清空WB的指令相同的，就不列举了。
WC Buffer中的数据也会在以下的情况中写到主存。

• 后续的 non-write-combing 操作在之前的WC-buffer 地址范围内
• 新的写到WC memory的地址超出了WC-buffer的地址范围
  
  
  欢迎关注我的公众号《处理器与AI芯片》