Cadence 信号完整性（二）-- 电源完整性理论基础1

         随着PCB设计复杂度的逐步提高，对于信号完整性的分析出了反射、串扰及EMI外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其是当开关器件数目不断增加，核心电压不断减小时，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词--电源完整性，简称PI，Power Integrity。其实，PI和SI是紧密联系在一起的，只是以往的EDA仿真工具在进行信号完整性分析时，一般都是简单地假设电源绝对处于稳定状态，但随着系统设计对仿真精度的要求不断提高，这种假设显然是越来越不能被接受的，于是PI的研究分析也就应运而生。从广义上说，PI是属于SI研究范畴之内的，而新一代的信号完整性仿真必须建立在可靠的电源完整性基础之上。虽然电源完整性主要是讨论电源供给的稳定性问题，但由于地在实际系统中总是和电源密不可分，通常把如何减少地平面的噪声也作为电源完整性中的一部分进行讨论。

         1.电源噪声的起因及危害

         造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路上存在的电感。从表现形式来看又可以分为三类：同步开关噪声；非理想电源阻抗影响；谐振及边缘效应。

         对于一个理想的电源来说，其阻抗为0，在平面上任何一点的电位都是保持恒定的，等于系统供给电压，然而实际的情况并非如此，而是存在着很多的噪声干扰，甚至有可能影响系统的正常工作。

         开关噪声给信号传输带来的影响更为显著，由于地引线和平面存在寄生电感，在开关电流的作用下，会造成一定的电压波动，也就是说器件的参考地已经不再保持零电平，这样，在驱动端，本来要发送的低电平会出现相应的噪声波形，相位和地面噪声相同，而对于开关信号波形来说，会因为地噪声的影响导致信号的下降沿变缓；在接收端，信号的波形同样会受到地噪声的干扰，不过这时的干扰波形和地噪声相位相反；另外，在一些存储性器件里，还有可能因为本身电源和地噪声的影响造成数据意外翻转。

         电源平面其实可以看成是由很多电感和电容构成的网络，也可以看成是一个共振腔，在一定频率下，这些电容和电感发生谐振现象，从而影响电源层阻抗。

         除了谐振效应，电源平面和地平面的边缘效应同样是电源设计中需要注意的问题，这里说的边缘效应就是指边缘反射和辐射现象，也可以列入EMI的讨论范畴。如果抑制了电源平面上的高频噪声，就能很好的减轻边缘的电磁辐射，通常是采用添加去耦电容的方法。边缘效应是无法完全避免的，在设计PCB时，要尽量让信号布线远离覆铜区边缘，以避免受到太大的干扰。

         2.电源阻抗设计

         电源噪声的产生在很大程度上归结于非理想的电源分配系统Power Distribution System，PDS。所谓的电源分配系统，其作用就是给系统内的所有元器件提供足够的电源，这些元器件不仅需要足够的功率消耗，同时对电源的平稳性也有一定的要求。大部分数字电路器件对电源波动的要求在正常电压的+-5%范围之内。电源之所以波动，就是因为实际的电源平面总是存在着阻抗，这样，在瞬间电流通过时就会产生一定的电压降和电压波动。

         为了保证每个元器件始终都能得到正常的电源供应，就需要对电源的阻抗进行控制，也就是尽可能降低其阻抗。例如一个5V的电源，允许噪声为5%，最大瞬间电流为1A，那么设计的最大的电源阻抗则为0.25欧。

         随着电源电压不断减小，瞬间电流不断增大，所允许的最大电源阻抗也大大降低。

         为了降低电源的电阻和电感，在设计中可采取如下措施：

         ①使用电阻率低的材料，如铜

         ②用较厚、较粗的电源线，并尽可能减少长度

         ③降低接触电阻

         ④减小电源内阻

         ⑤电源尽量靠近GND

         ⑥合理使用去耦电容

         由于电源阻抗的要求，以往的电源总线形式已经不可能适用于高速电路，目前基本上都是采用了大面积的铜箔层作为低阻抗的电源分配系统。当然，电源层本身的低阻抗还是不能满足设计的需要，需要考虑的问题还很多，如芯片封装中的电源引脚，连接器的接口，以及高频下的谐振现象等，这些都可能会造成电源阻抗的显著增加。解决这些问题的最简单也最有效的方案就是大量使用去耦电容。

未完