PLL Performance，Simulation and Design 4th学习笔记——Chapter3
Chapter 3：鉴频鉴相器原理
说明：前两章总结使用 鉴相鉴频器 说法，是因为其英文名为 Phase/Frequency Detector，经搜索发现国内译名普遍为 鉴频鉴相器，故之后使用这种叫法。
说明：假定VCO为正调谐特性，即控制电压升高，输出频率也相应升高。
PFD/CP输入输出分析
鉴频鉴相器经常与电荷泵级联使用，用PFD/CP表示。是一种将输入两信号相位差，转换为输出电流的装置
参数设定
- ϕ n ， f n \phi_n，f_n ϕn，fn：输出信号经N分频器后的相位和频率；
- ϕ r ， f r \phi_r，f_r ϕr，fr：晶振参考信号经R分频器后的相位和频率；
- K ϕ K_\phi Kϕ：输出电流对输入相位差的增益
输入输出分析
当 ϕ r \phi_r ϕr上升沿，电荷泵输出电流发生正跳变；当 ϕ n \phi_n ϕn上升沿，电荷泵输出电流发生负跳变。如下图所示
假设Tri-State状态下，输出电流为零。
可见，若 ϕ n 上 升 沿 滞 后 于 ϕ r 上 升 沿 \phi_n上升沿滞后于\phi_r上升沿 ϕn上升沿滞后于ϕr上升沿(case 1)，则输出电流为正值；若 ϕ n 上 升 沿 超 前 于 ϕ r 上 升 沿 \phi_n上升沿超前于\phi_r上升沿 ϕn上升沿超前于ϕr上升沿(case 2)，则输出电流为负值；
- 若 f n < f r f_n
fn<fr ，case1比case 2更频繁出现，电荷泵输出电流为正值，将环路滤波器电容不断充电，输出电压升高， f n f_n fn升高； - 若 f n > f r f_n>f_r fn>fr，case2比case 1更频繁出现，电荷泵输出电流为负值，将环路滤波器电容不断放电，输出电压降低， f n f_n fn降低；
- 若 f n = f r ， ϕ n − ϕ r = Δ ϕ ≠ 0 f_n=f_r，\phi_n-\phi_r=\Delta\phi\not=0 fn=fr，ϕn−ϕr=Δϕ=0，则只出现case1或case2，电荷泵输出电流始终为正值或负值， I c p = K ϕ ∗ Δ ϕ I_{cp}=K_\phi*\Delta\phi Icp=Kϕ∗Δϕ，环路滤波器输出电压升高/降低，直至环路稳定 f n = f r ， ϕ n − ϕ r = 0 f_n=f_r，\phi_n-\phi_r=0 fn=fr，ϕn−ϕr=0，锁相成功。
PFD/CP的连续时间近似
Tri-State状态下，输出电流为零，我们可以说 ***“输出电流是有一定脉冲宽度的离散信号”***。
假设 f n = f r ， ϕ n − ϕ r = Δ ϕ ≠ 0 f_n=f_r，\phi_n-\phi_r=\Delta\phi\not=0 fn=fr，ϕn−ϕr=Δϕ=0，输出电流和环路滤波器输出电压 V c o n t V_{cont} Vcont可以用下图表示
我们想要将输出电流进行连续时间近似，也就是对输出电压进行连续时间近似，如下图虚线所示。
但这种近似是有条件的：
已知环路带宽，即环路滤波器正常工作的最大频率为 f c f_c fc，也就是说每时间 T c = 1 / f c T_c=1/f_c Tc=1/fc对输出电压进行采样。
如果 T c = 2 T r T_c=2T_r Tc=2Tr，线性近似如 V c o n t V_{cont} Vcont上部分的图所示，当取到内部值时的近似误差大；
如果 T c = 10 T r T_c=10T_r Tc=10Tr，线性近似如 V c o n t V_{cont} Vcont下半部分的图所示，这时的近似误差小。
因此在设计过程中，往往使 T c ≥ 10 T r T_c\ge10T_r Tc≥10Tr，即环路带宽 f c ≤ 1 10 f r f_c\le\frac{1}{10}f_r fc≤101fr才能将PFD/CP的传输函数近似为如下的线性关系式
I c p = K ϕ ∗ Δ ϕ I_{cp}=K_\phi*\Delta\phi Icp=Kϕ∗Δϕ
环路滤波器输出电压 V c o n t = Z ( s ) ∗ I c p V_{cont}=Z(s)*I_{cp} Vcont=Z(s)∗Icp
PFD/CP离散采样效应的影响
对相位噪声的影响
PFD/CP是PLL环路中的主要噪声源之一。离散采样效应导致PFD在较高的 f r f_r fr下噪声更加嘈杂，同时较高频率的PFD往往有较多的校正电路，引入了更多的噪声。
对杂散的影响
PFD/CP离散采样对杂散的影响不大，但是当 f c > f r f_c>f_r fc>fr时，线性近似的意义不复存在，可能产生错误输出，看到尖峰效应，从而增加了带宽内杂散。
对环路稳定性的影响
经验表明：
当环路带宽满足条件 f c ≤ 1 10 f r f_c\le\frac{1}{10}f_r fc≤101fr时，连续时间近似保持不变，环路稳定；
当环路带宽 f c f_c fc接近 1 3 f r \frac{1}{3}f_r 31fr时，环路就开始表现不稳定，出现失锁现象。
鉴频鉴相器死区
PFD是由实际电路构成的，因此肯定会有延迟。当输入相位差足够小，可以与延迟时间相比时，输出就会产生额外的噪声。许多PFD电路提供有死区消除电路。