关于Verilog中module端口类型记录

最近在学习CPLD/FPAG,在使用module时,发现端口类型经常会把类型搞错,后查资料发现:


我的理解如下:

1.在定义module时,输入类型只能为net,而输出类型可以使net或register。

2.在实例化module时,输入类型可以为net或register,输出类型只能为net。

发现别人常用的方法为:定义的时候都是用net,在module的实现中用定义reg给他赋值。

2018-02-27

你可能感兴趣的:(CPLD/FPGA,Verilog,module端口类型)