提高门级仿真效率

gate-level simulation

  • 为什么需要门级模拟
  • 门级仿真方法

为什么需要门级模拟

GLS可以捕获静态时序分析(STA)或逻辑等价工具无法报告的问题,包括:
1.克服STA的限制,例如:STA无法识别异步接口;静态时间约束要求,例如对假路径和多周期路径的要求。
2.验证系统初始化和重置序列是否正确。
3.DFT验证,因为扫描链是在RTL合成之后插入的。
4.时钟树综合。
5.用于估计功耗的切换系数。
6.在RTL或GLS中分析X态的悲观或乐观。

门级仿真方法

1.启动门级仿真前有效使用静态工具。
使用诸如Linting和Static Timing Analysis(STA)等静态工具可以有效地减少门级验证时间。
1.1规则检查工具。
建议在开始零延迟模拟之前使用静态检查工具,发现在门级仿真中可能导致不必要问题的问题或潜在区域。
由于在门级运行仿真可能会花费大量时间,对基于规则检查工具报告的问题,在门级环境中预先进行更新,避免等待长时间的门级仿真完成然后修复问题。
一些潜在的问题,可以通过检查工具确定如下,包括:

  • 检测零延迟环路。
  • 确定可能导致竞争冒险的设计领域。

1.2 静态时序分析工具。
静态时序分析工具信息和报告可用于在早期启动带有时序的门级仿真。
STA报告中的信息可帮助您通过将重点放在已满足计时要求的设计区域,来运行有意义的带时序的门级仿真。
此外,还应临时修复设计中需要更改或更新时序收敛的其他部分。

1.2.1减少基于STA工具报告的门级计时模拟错误和调试工作量,即使对于设计的某些部分来说计时关闭并不完整,因为GLS的运行速度比不带计时的模拟慢得多,尽早启动GLS定时验证可能会有所帮助。
然而,这可能导致许多不必要的努力,调试问题已经由STA工具,如Cadence遇到定时系统,因为设计仍然在定时关闭的过程中。
由于STA工具报告的计时问题需要对设计进行修复,因此直接在模拟中使用此阶段的SDF也会显示模拟中的故障。

你可能感兴趣的:(芯片,verilog-2001,systemverilog,硬件开源)