[DFT] DC 自动识别Shift Registers

DC Ultra可以自动识别设计中的移位寄存器，且仅对第一个寄存器执行扫描替换,替换为带Scan FlipFlop，而此之后的移位寄存器仍然使用Normal FlipFlop。 此功能能减少移位寄存器之间的布线(没有了Scan Enable和Scan Input 连接线)，可以改进时序设计面积并减少拥塞。

开启的方式如下：

set compile_seqmap_identify_shift_registers true

如果移位寄存器之间包含同步逻辑，且这些同步逻辑被控制，使得数据可以从第一寄存器的输出移位到下一个寄存器的输入，那么，这样的电路也是可以被识别的。
这样的同步逻辑可以在寄存器的内部，例如同步复位和使能，或者它可以是外部同步逻辑，例如寄存器之间的多路复用器逻辑。
如果需要开启DFT Compiler对同步逻辑移位寄存器进行识别，需要在上面的基础上再多设置一个变量：

set compile_seqmap_identify_shift_registers true
set compile_seqmap_identify_shift_registers_with_synchronous_logic true

//以上内容全部参考自：Design Compiler User Guide