Quartusii 链接Altera-Modelsim进行功能仿真

下文介绍利用Altera-Modelsim来进行功能仿真的步骤
quartus ii 版本：17.0
altera-modelsim版本:ModelSim - Intel FPGA Starter Edition 10.5b (Quartus Prime 17.0)
1、首先要设置altera-modelsim的执行路径，即指定altera-modelsim的安装路径，打开Quartusii
(1)Tools ->Option

(2)点击EDA Tool Options, 出现左边的界面，点击红框2 里的 “…”，选择altra-modelsim的安装路径，设置好如下图。点击 OK 退出。

2、新建工程，本文做一个简单的位宽为4的累加器，在时钟的上升沿加1。工程名为add，被测试文件名为add。

3、设置工程仿真软件
(1)Assignments->Settings

(2)点击红框1处的 Simulation 出现右边的界面。把红框2,3,4,设置成跟下图一样。最后点击下面的Apply 和OK按钮退出设置。
红框2 是设置所用的仿真工具 名称 ，红框3是设置工程编写用的HDL，和时间刻度。红框4是本地仿真链接设置，这里先选择none ，才能在工程下生成仿真simulation文件夹。

4、综合工程，点击Start Analysis &Synthesis 编译通过

5、编写仿真文件
有两种方法生成仿真文件：
(1)直接建立 xxx.v文件
(2)自动生成工程仿真文件
点击 Processing->Start ->Start Test bench Template Writer,自动生成仿真文件 后缀是 .vt，注意：这里只是一个针对本工程的仿真文件模板，里面的具体测试内容还需要根据实际作修改。
Test bench 的默认路径在：项目目录\simulation\modelsim\项目名.vt（该目录跟3.2 红框3处设置的 output directory 里的路径一致）。

6、将仿真文件添加到工程中
(1)Assigments ->Settings

(2)进入下面的界面，在红框里 选择Compile test bench。

(3)点击 Test Benches… 按钮，进入下面的界面

(4)点击 NEW 按钮，进入下面的窗口，设置 Test bench name 测试文件的名称:add，Top level moduel in test bench :add_vlg_tst (可以用notepad++打开测试文件查看测试文件的顶层模块名称)，填写好如下图

(5) 添加测试文件
点击下图红框里的 … 选择测试文件add.vt ，然后再点击add 按钮，将其添加。添加后如下面的第二张图所示。点击 OK 退出。

7、运行仿真
依次选择Tools ->Run Simulation Tool ->单击RTL Simulation 进入RTL仿真

接着Quartus ii 会自动运行altera-modelsim 软件，出现下图的两个窗口，一个modelsim窗口，一个波形窗口。

来张单独的波形窗口截图，从图上可以看出 out[3:0]在每个时钟的上升沿进行循环计数，至此仿真流程结束。