SystemVerilog验证 测试平台编写指南 第十一章 完整的System Verilog测试平台

验证ATM交换机，需要测试平台产生受约束的随机激励，并收集功能覆盖数据。
顶层设计成为squat。
environment类是测试平台的核心。在这个类里包含了分层测试平台的各个模块，例如发生器、驱动器、监视器和计分板。它还控制了测试的四个步骤：产生随机配置、建立测试平台运行环境、运行并等待测试结束以及关闭系统和产生报告的收尾阶段。

用System Verilog搭建完整的验证环境，核心在于运用回调函数和蓝图模式，可以说是callback机制和blueprint机制。
在System Verilog基础上搭建完整的验证环境，则提供了Sequence机制、factory机制和callback机制三种。其中sequence机制和factory机制是System Verilog的blueprint机制的拓展。