liqiang9410
liqiang9410

关于FPGA波特率和时钟周期是的换算问题

      

        前面说到了UART，也就是串口发送模块，串口发送模块两个主要组件之一即为波特率时钟生成模块，这里需要

计算出系统时钟计数值与波特率之间的关系：

FPGA主板频率是50Mhz,T=20ns

    

 9600波特率指的是9600bps,9600bit/s

然后周期是1/速率 = 1/9600 = 1.0416666667*10^(-4)=104167ns

波特率分频计数值：104167/System_clk_period=104167/20=5208

计数值与波特率之间的关系如表 1 所示 
baud_set 波特率 波特率周期 波特率分频计数值 50M 系统时钟计数值
0 9600 104167ns 104167/ System_clk_period 5208-1
1 19200 52083ns 52083/ System_clk_period 2604-1
2 38400 26041ns 26041/ System_clk_period 1302-1211
3 57600 17361ns 17361/ System_clk_period 868-1
4 115200 8680ns 8680/ System_clk_period 434-1




你可能感兴趣的:(FPGA)

  • FPGA的开发流程 InnoLink_1024 FPGARTL设计Verilogfpga开发
    FPGA（现场可编程门阵列）的开发流程是一个系统化的过程，涉及从设计构思到最终硬件实现的多步骤工作。以下以XilinxKintex-7系列FPGA为例，详细介绍典型的FPGA开发流程，涵盖设计、实现、验证和部署等阶段，力求清晰、全面且简洁。FPGA开发流程概述FPGA开发流程通常包括以下主要阶段：需求分析与架构设计RTL设计（硬件描述语言编码）功能仿真综合（Synthesis）实现（Impleme
  • 扒开嵌入式硬件的底裤（上）！从 PCB 到 FPGA/IC 设计，小白到 CTO 的必学秘籍 硬核知识点全揭秘！从c语言入门到mcu与arm架构及外设相关 small_wh1te_coder 嵌入式内核嵌入式开发嵌入式硬件算法c汇编面试驱动开发单片机
    【硬核揭秘】嵌入式硬件工程师的“底裤”：从入门到牛逼，你必须知道的一切！第一部分：破冰与认知——嵌入式硬件工程师的“世界观”嘿，各位C语言老铁，以及所有对“让硬件听你话”充满好奇的朋友们！我是你们的老朋友，一个常年“折腾”在代码和电路板之间的码农。今天，咱们要聊一个真正能让你“硬”起来的话题——如何成为一个合格、优秀、牛逼的嵌入式硬件工程师！你可能正坐在电脑前，敲着C语言代码，刷着力扣算法题，心里
  • basic verilog 语法--FPGA入门1 Kent Gu FPGAfpga开发
    1,Assign语法Assignisonlyforwiretypevarity;1.1definemodulemain(inputclkIn,//50M,20nsinputspi_clk,inputspi_mosi,inputspi_cs,inputreset_FPGA,outputwireout_LD_PULS_trig_Out//LDtrigout)1.2assignout_LD_PULS_t
  • FPGA实现JPEG编码器的完整项目指南
    本文还有配套的精品资源，点击获取简介：JPEG编码是一种广泛使用的数字图像压缩技术，通过在FPGA上实现该编码器，可以为嵌入式系统提供高效的图像处理。FPGA的可编程逻辑单元使其成为实现JPEG编码的理想平台。实现过程包括颜色空间转换、分块、离散余弦变换（DCT）、量化和熵编码等关键步骤。此外，testbench仿真用于验证设计的功能和性能，而资源优化确保了设计的高效性和低功耗。该实现过程需要深入
  • FPGA原型验证方法学：提升芯片设计验证效率的利器 窦莎言Firm
    FPGA原型验证方法学：提升芯片设计验证效率的利器去发现同类优质开源项目:https://gitcode.com/项目介绍在芯片设计领域，验证阶段是确保设计功能正确性和性能优化的关键环节。传统的验证方法虽然有效，但在复杂性和效率上存在一定的局限性。为了解决这一问题，FPGA原型验证方法学应运而生。本项目提供了一个名为“FPGA原型验证方法学”的资源文件，旨在帮助芯片设计工程师、验证工程师以及其他相
  • FPGA原型验证资源下载：助力工程师提升工作效率
    FPGA原型验证资源下载：助力工程师提升工作效率去发现同类优质开源项目:https://gitcode.com/项目介绍在当今电子设计领域，FPGA原型验证作为ASIC设计流程中的重要环节，对于确保设计质量、缩短产品上市时间具有至关重要的作用。FPGA原型验证资源下载，一个专为电子工程师设计的开源项目，提供了从ASIC代码到FPGA代码转换的全面指南，以及主流FPGA厂家工具的使用方法，是工程师们
  • usb3.0开发 小xiao白 usb3.0
    CYUSB3014开发板开发开发环境：SDK开发工具，编辑器和编译器使用Eclipse，使用固件例程slavefifo。测试数据使用controlcenter，测试速率使用streamer，均在Cypress下。相关文档在：SDK默认安装路径/Cypress/EZ-USBFX3SDK/1.3/doc下。本项目使用了EP0的in和out端点作为控制端点EP1的in和out端点作为pc与fpga传输数
  • FPGA内部资源介绍 cycf FPGA之道fpga开发
    FPGA内部资源介绍目录逻辑资源块LUT（查找表）加法器寄存器MUX（复用器）时钟网络资源全局时钟网络资源区域时钟网络资源IO时钟网络资源时钟处理单元BLOCKRAMDSP布线资源接口资源用户IO资源专用高速接口资源总结1.逻辑资源块逻辑资源块是FPGA中最重要的资源，它在FPGA芯片中占的比重最大。Xilinx公司称它为CLB（ConfigurableLogicBlock），而Altera公司称
  • 【教程4＞第7章＞第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估 fpga和matlab #第7章·通信—信道编译码fpga开发RSverilogRS译码教程4
    本课程学习成果预览目录1.软件版本2.RS译码模块整体实现介绍2.1伴随式计算（SyndromeCalculation）2.2擦除位置处理（ErasureHandling）2.3多项式乘法（PolynomialMultiplication）2.4欧几里得算法（EuclideanAlgorithm）2.5钱搜索（ChienSearch）3.RS译码模块整体FPGA实现4.RS译码仿真测试5.视频操作
  • PCIe Crosslink zly8865372 fpga开发
    PCIeCrosslink：概念、应用与实现PCIeCrosslink（交叉连接）是一种特殊的PCIe链路连接方式，允许两个PCIe设备（通常是RootComplex或Endpoint）直接通过PCIe链路互连，而无需通过传统的PCIeSwitch或RootComplex转发。这种技术主要用于高性能计算（HPC）、FPGA加速、GPU直连等场景，以降低延迟并提高带宽利用率。1.PCIeCrossl
  • 可编程逻辑器件的发展与比较 cycf FPGA之道fpga开发
    可编程逻辑器件的发展与比较文章目录可编程逻辑器件的发展与比较一、早期的离散逻辑芯片二、复杂可编程逻辑器件（CPLD）（一）CPLD的诞生（二）CPLD的结构（三）CPLD的特点三、现场可编程门阵列（FPGA）（一）FPGA的架构变革（二）FPGA的特点四、CPLD与FPGA的对比五、总结一、早期的离散逻辑芯片在可编程逻辑器件（PLD）发明之前，设计师们只能使用一些专用的小芯片来搭建系统，这些小芯片
  • FPGA设计的上板调试 cycf FPGA之道fpga开发
    FPGA设计的上板调试指南文章目录一、如何解决问题（一）开发板状态检查当系统出现问题时，首先需要确认开发板是否工作正常。开发板的预测试和日常检查是确保调试顺利进行的关键步骤。1.开发板预测试预测试的定义：在开发板正式投入FPGA设计调试之前，编写一些功能简单的FPGA测试设计并运行，以确保开发板的硬件环境正常运行。这一步非常重要，因为未经过预测试的开发板可能会导致各种问题，甚至损坏芯片或电容。预测
  • 呼吸灯 verilog FPGA 基础练习8 cycf FPGAverilog编码基础篇fpga开发
    呼吸灯verilogFPGA基础练习8发现问题，用技术解决问题。兴趣是自己的源动力!目录呼吸灯verilogFPGA基础练习8前言一、呼吸灯1.1呼吸灯原理1.2实现方案1.2.1功能代码1.2.2仿真代码1.2.3仿真结果1.2.4计数器的基本时间单位总结前言呼吸灯的练习的主要目的是对计数器使用的进阶，理解计数器计数使用的基础时间单位的变化，对计数器的影响。一、呼吸灯1.1呼吸灯原理我们知道同一
  • 90.xilinx复位低电平(一般使用低电平复位) cmc1028 笔记笔记
    XilinxFPGA中的寄存器（Flip-Flop）**确实支持异步复位**，但具体实现方式取决于你使用的设计方法（HDL代码风格或原语实例化）。以下是详细说明：---###1.**Xilinx寄存器的复位特性**-**同步复位和异步复位均支持**，但需要通过代码或原语明确指定。-异步复位的信号通常会直接连接到寄存器的`CLR`（Clear，低电平有效）或`PRE`（Preset，高电平有效）端口
  • 116-基于5VLX110T FPGA FMC接口功能验证6U CPCI平台 Anin蓝天（北京太速科技-陈） fpga开发嵌入式硬件图像处理
    一、板卡概述本板卡是Xilinx公司芯片V5系列芯片设计信号处理板卡。由一片Xilinx公司的XC5VLX110T-1FF1136/XC5VSX95T-1FF1136/XC5VFX70T-1FF1136芯片组成。FPGA接1片DDR2内存条2GB，32MBNorflash存储器，用于存储程序。外扩SATA、PCI、PCIexpress、千兆网络接口、SFP接口，自定义总线支持最大到266个IO。该
  • FPGA FMC 接口 LEEE@FPGA FPGA高速接口开发fpga开发FMC
    1FMC介绍FMC接口即FPGAMezzanineCard接口，中文名为FPGA中间层板卡接口。以下是对它的详细介绍：标准起源：2008年7月，美国国家标准协会（ANSI）批准和发布了VITA57FMC标准。该标准由从FPGA供应商到最终用户的公司联盟开发，旨在为位于基板（载卡）上的FPGA提供标准的扩展卡外形、连接器和模块化接口。接口构成：整个FMC模块由子板模块、载卡两部分构成。子板模块和载卡
  • 山东大学FPGA课程实验一 加法器设计 小田不甜~ fpga开发
    【实验题目】设计一个16位二进制全加器模块。用层次化设计方法，设计一个16位二进制全加器模块。设计一个16位二进制超前进位全加器模块。设计一个16-bit8421-BCD码全加器模块。【实验软件工具】QuartusII;ModelSimSE.【实验要求】实验内容与原理说明（包括框图、逻辑表达式和真值表）；实验模块程序代码（设计模块DesignBlock）和激励代码（激励模块TestBench）；仿
  • FPGA设计的时序分析概要 cycf FPGA之道fpga开发
    FPGA设计的时序分析文章目录FPGA设计的时序分析时序分析的概念和必要性时序分析的分类映射后时序分析时序约束与时序分析的关系特殊情况小总结时序分析的概念和必要性时序分析，也叫静态时序分析（StaticTimingAnalysis，简称STA），它通过完整的分析方式判断IC是否能在使用者的时序环境下正常工作，为确保IC品质提供了一个很好的解决方案。也许有人会问，我的FPGA设计已经通过了功能仿真，
  • Xilinx FPGA ICAP原语实现多重配置 whik1194 ISEVivadoMicroBlaze系列教程FPGAxilinxICAPMultiboot多重配置
    文章目录1.FPGA可以运行几个固件2.XilinxICAP原语简介3.ICAP原语模板的使用4.ICAP在Spartan-6上的使用5.ICAP在Kintex-7上的使用工程下载1.FPGA可以运行几个固件众所周知，常见的FPGA通常为SRAM结构，固件程序一般存放在外置的串行Flash中，比如SPIFlash，M25P16或N25Q128等。FPGA启动时，一般先从SPI起始地址开始加载数据到
  • 基于 Kintex UltraScale 系列 2 路 QSFP+40G 光纤 PCIe 数据传输卡 / 光纤适配器（5GByte/s 带宽KU060光纤 PCIe 数据传输卡） F_white 数据中心视频与图像采集处理机器视觉
    PCIE732是一款基于PCIE总线架构的高性能数据传输卡，板卡具有1个PCIex8主机接口、2个QSFP+40G光纤接口，可以实现2路QSFP+40G光纤的数据实时采集、传输。板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。一般应用于基于服务器的雷
  • 中科亿海微SoM模组——基于FPGA+RSIC-V的计算机板卡 ehiway fpga开发
    基于FPGA+RSIC-V的计算机板卡主芯片使用中科亿海微EQ6HL45-CSG324FPGA芯片和高性能微控制器HPM6880，并集合ADCLHA6958H、6通道数字隔离器SiLM5760、SiLM5763、内存W634GU6QB等器件，板卡实现了大容量配置存储等功能的融合，为模拟信号采集、数字信号处理、逻辑控制等应用提供高性能混合信号处理通用硬件平台。图板卡硬件整体框图图板卡实物图EQ6HL
  • mb_bootloop_le.elf是使用microblaze默认的elf文件，这个文件包括哪些内容？ hahaha6016 硬件设计fpga开发
    一、mb_bootloop_le.elf说明1.mb_bootloop_le.elf是使用microblaze的FPGA的时候的默认的elf文件；2.XilinxSDK中的.elf文件全称为“ExecutableandLinkingFormat”（ELF）文件‌3.fpga开发中xilinxsdk的elf文件就是arm程序文件;elf文件大小就决定了你的堆栈大小要分配多大二、mb_bootloop
  • 可编程逻辑器件的演进与对比分析 cycf FPGA之道fpga开发
    可编程逻辑器件的演进与对比分析目录离散逻辑芯片与早期PLD的限制CPLD的诞生与结构特点FPGA的架构创新CPLD与FPGA的核心差异总结1.离散逻辑芯片与早期PLD的限制在还没有发明出可编程逻辑器件（PLD:ProgrammableLogicDevice）之前，设计师们只能使用一些专用的小芯片来搭建系统，这些小芯片被称为离散逻辑芯片。这些早期的PLD产品日渐不能满足人们的需求，于是新的可编程逻辑
  • Linux configfs机制 liujiliei
    1、在使用intelSOC过程中，驱动的DTS需要在内核启动以后把FPGAcoreload以后加载PL侧设备的DTS，此时使用的是Linux的dts的overlay机制，该机制本质是使用Linux的configfs机制，在此分析。2、Linux内核驱动中使用的设备树作为驱动match的方法，在内核初始化时候会对dts解析，然后生成一个个的devicenode,根据node中的compatile与d
  • FPGA和嵌入式系统的核心区别 2301_82243800 fpga开发
    灵活性：FPGA具有高度的灵活性，可以根据需要重新编程以实现不同的功能。嵌入式系统的硬件功能通常是固定的，无法进行大规模的硬件级别的修改。开发周期：FPGA的开发周期相对较短，因为它可以通过重新编程来实现新功能，快速原型设计和迭代能力可以缩短开发周期。嵌入式系统的开发周期相对较长，因为它需要进行硬件设计、芯片制造和软件开发等多个环节。性能：FPGA芯片具有并行处理的能力，可以实现高性能计算和数据处
  • [FPGA]嵌入式系统FPGA设计资源 元直数字电路验证 数模混合电路设计与仿真fpga开发嵌入式硬件
    嵌入式系统FPGA设计资源一、供应商https://www.altera.com-AlteraFPGA供应商网站https://www.altera.com/events/northamerica/intel-soc-fpga-developer-forum/overview.html-SoC开发人员论坛https://www.altera.com/content/dam/altera-www/g
  • FPGA(现场可编程门阵列)是什么？ Yashar Qian #嵌入式fpga开发计算机体系结构嵌入式硬件
    FPGA(现场可编程门阵列)是什么？FPGA（现场可编程门阵列，Field-ProgrammableGateArray）是一种可通过编程配置硬件电路的半导体芯片，其核心特点是硬件逻辑可重构，既能像软件一样灵活修改，又能像专用芯片（ASIC）一样高效运行。以下是通俗易懂的解析：⚙️术语拆解Field-Programmable（现场可编程）：芯片出厂后，用户可通过硬件描述语言（如Verilog/VHD
  • 异构计算解决方案（兼容不同硬件架构） ARM2NCWU 硬件架构
    异构计算解决方案通过整合不同类型处理器（如CPU、GPU、NPU、FPGA等），实现硬件资源的高效协同与兼容，满足多样化计算需求。其核心技术与实践方案如下：一、硬件架构设计异构处理器组合‌主从协作模式‌：采用通用CPU（如ARMCortex-M3）作为主处理器，搭配专用协处理器（如MSP430微控制器）处理特定任务（如射频通信），通过串口/USB/以太网实现通信。众核架构‌：集成CPU、GPU、N
  • FPGA与Verilog实现的Cordic算法测试项目 weixin_42668301
    本文还有配套的精品资源，点击获取简介：Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术，它简化了硬件资源需求，特别适合资源有限的嵌入式系统。通过模块化设计，Cordic算法可以拆分为多个子模块来实现，包括旋转步骤、误差校正和控制逻辑等。该算法通过迭代过程逼近目标值，无需乘法器，从而减少了硬件资源消耗并提高了效率。在实现时需要考虑位宽、迭代次数和误差处理等因素，以
  • 实时解码技术：基于FPGA芯片的即时错误诊断与修正系统，实现计算过程中的动态纠错 百态老人 fpga开发
    以下基于资料构建的基于FPGA的实时动态纠错系统技术框架，涵盖原理、实现路径与典型应用：一、FPGA芯片的核心特性支撑实时动态纠错FPGA（现场可编程门阵列）的硬件可重构性和并行架构是动态纠错系统的物理基础：可编程逻辑单元（CLB）与分布式计算：FPGA内部由可配置逻辑块（CLB）和查找表（LUT）构成，支持并行执行多个逻辑运算，为实时错误检测提供硬件级并发能力。计算过程分散在空间分布的基本单元中
  • 项目中 枚举与注解的结合使用 飞翔的马甲 javaenumannotation
    前言：版本兼容，一直是迭代开发头疼的事，最近新版本加上了支持新题型，如果新创建一份问卷包含了新题型，那旧版本客户端就不支持，如果新创建的问卷不包含新题型，那么新旧客户端都支持。这里面我们通过给问卷类型枚举增加自定义注解的方式完成。顺便巩固下枚举与注解。 一、枚举 1.在创建枚举类的时候，该类已继承java.lang.Enum类，所以自定义枚举类无法继承别的类，但可以实现接口。
  • 【Scala十七】Scala核心十一：下划线_的用法 bit1129 scala
    下划线_在Scala中广泛应用，_的基本含义是作为占位符使用。_在使用时是出问题非常多的地方，本文将不断完善_的使用场景以及所表达的含义   1. 在高阶函数中使用 scala> val list = List(-3,8,7,9) list: List[Int] = List(-3, 8, 7, 9) scala> list.filter(_ > 7) r
  • web缓存基础：术语、http报头和缓存策略 dalan_123 Web
    对于很多人来说，去访问某一个站点，若是该站点能够提供智能化的内容缓存来提高用户体验，那么最终该站点的访问者将络绎不绝。缓存或者对之前的请求临时存储，是http协议实现中最核心的内容分发策略之一。分发路径中的组件均可以缓存内容来加速后续的请求，这是受控于对该内容所声明的缓存策略。接下来将讨web内容缓存策略的基本概念，具体包括如如何选择缓存策略以保证互联网范围内的缓存能够正确处理的您的内容，并谈论下
  • crontab 问题 周凡杨 linuxcrontabunix
      一： 0481-079   Reached   a   symbol   that   is   not   expected.   背景： */5   *   *   *   *  /usr/IBMIHS/rsync.sh 
  • 让tomcat支持2级域名共享session g21121 session
    tomcat默认情况下是不支持2级域名共享session的，所有有些情况下登陆后从主域名跳转到子域名会发生链接session不相同的情况，但是只需修改几处配置就可以了。 打开tomcat下conf下context.xml文件 找到Context标签,修改为如下内容 如果你的域名是www.test.com <Context sessionCookiePath="/path&q
  • web报表工具FineReport常用函数的用法总结（数学和三角函数） 老A不折腾 Webfinereport总结
      ABS ABS(number):返回指定数字的绝对值。绝对值是指没有正负符号的数值。 Number:需要求出绝对值的任意实数。 示例: ABS(-1.5)等于1.5。 ABS(0)等于0。 ABS(2.5)等于2.5。   ACOS ACOS(number):返回指定数值的反余弦值。反余弦值为一个角度，返回角度以弧度形式表示。 Number:需要返回角
  • linux 启动java进程 sh文件 墙头上一根草 linuxshelljar
    #!/bin/bash #初始化服务器的进程PId变量 user_pid=0; robot_pid=0; loadlort_pid=0; gateway_pid=0; ######### #检查相关服务器是否启动成功 #说明： #使用JDK自带的JPS命令及grep命令组合，准确查找pid #jps 加 l 参数，表示显示java的完整包路径 #使用awk，分割出pid
  • 我的spring学习笔记5-如何使用ApplicationContext替换BeanFactory aijuans Spring 3 系列
    如何使用ApplicationContext替换BeanFactory？ package onlyfun.caterpillar.device; import org.springframework.beans.factory.BeanFactory; import org.springframework.beans.factory.xml.XmlBeanFactory; import
  • Linux 内存使用方法详细解析 annan211 linux内存Linux内存解析
    来源 http://blog.jobbole.com/45748/ 我是一名程序员，那么我在这里以一个程序员的角度来讲解Linux内存的使用。 一提到内存管理，我们头脑中闪出的两个概念，就是虚拟内存，与物理内存。这两个概念主要来自于linux内核的支持。 Linux在内存管理上份为两级，一级是线性区，类似于00c73000-00c88000，对应于虚拟内存，它实际上不占用
  • 数据库的单表查询常用命令及使用方法(-) 百合不是茶 oracle函数单表查询
        创建数据库;       --建表 create table bloguser(username varchar2(20),userage number(10),usersex char(2));       创建bloguser表,里面有三个字段     &nbs
  • 多线程基础知识 bijian1013 java多线程threadjava多线程
    一．进程和线程 进程就是一个在内存中独立运行的程序，有自己的地址空间。如正在运行的写字板程序就是一个进程。 “多任务”：指操作系统能同时运行多个进程（程序）。如WINDOWS系统可以同时运行写字板程序、画图程序、WORD、Eclipse等。 线程：是进程内部单一的一个顺序控制流。 线程和进程 a.       每个进程都有独立的
  • fastjson简单使用实例 bijian1013 fastjson
    一.简介         阿里巴巴fastjson是一个Java语言编写的高性能功能完善的JSON库。它采用一种“假定有序快速匹配”的算法，把JSON Parse的性能提升到极致，是目前Java语言中最快的JSON库；包括“序列化”和“反序列化”两部分，它具备如下特征：     
  • 【RPC框架Burlap】Spring集成Burlap bit1129 spring
    Burlap和Hessian同属于codehaus的RPC调用框架，但是Burlap已经几年不更新，所以Spring在4.0里已经将Burlap的支持置为Deprecated,所以在选择RPC框架时，不应该考虑Burlap了。 这篇文章还是记录下Burlap的用法吧，主要是复制粘贴了Hessian与Spring集成一文，【RPC框架Hessian四】Hessian与Spring集成  
  • 【Mahout一】基于Mahout 命令参数含义 bit1129 Mahout
    1. mahout seqdirectory   $ mahout seqdirectory --input (-i) input Path to job input directory(原始文本文件). --output (-o) output The directory pathna
  • linux使用flock文件锁解决脚本重复执行问题 ronin47 linux lock　重复执行
    linux的crontab命令，可以定时执行操作，最小周期是每分钟执行一次。关于crontab实现每秒执行可参考我之前的文章《linux crontab 实现每秒执行》现在有个问题，如果设定了任务每分钟执行一次，但有可能一分钟内任务并没有执行完成，这时系统会再执行任务。导致两个相同的任务在执行。 例如： <? //  test .php
  • java-74-数组中有一个数字出现的次数超过了数组长度的一半，找出这个数字 bylijinnan java
    public class OcuppyMoreThanHalf { /** * Q74 数组中有一个数字出现的次数超过了数组长度的一半，找出这个数字 * two solutions: * 1.O(n) * see <beauty of coding>--每次删除两个不同的数字，不改变数组的特性 * 2.O(nlogn) * 排序。中间
  • linux 系统相关命令 candiio linux
    系统参数 cat /proc/cpuinfo  cpu相关参数 cat /proc/meminfo 内存相关参数 cat /proc/loadavg 负载情况 性能参数 1）top M：按内存使用排序 P：按CPU占用排序 1：显示各CPU的使用情况 k：kill进程 o：更多排序规则 回车：刷新数据 2）ulimit ulimit -a：显示本用户的系统限制参
  • [经营与资产]保持独立性和稳定性对于软件开发的重要意义 comsci 软件开发
         一个软件的架构从诞生到成熟，中间要经过很多次的修正和改造       如果在这个过程中，外界的其它行业的资本不断的介入这种软件架构的升级过程中           那么软件开发者原有的设计思想和开发路线
  • 在CentOS5.5上编译OpenJDK6 Cwind linuxOpenJDK
    几番周折终于在自己的CentOS5.5上编译成功了OpenJDK6，将编译过程和遇到的问题作一简要记录，备查。 0. OpenJDK介绍 OpenJDK是Sun（现Oracle）公司发布的基于GPL许可的Java平台的实现。其优点： 1、它的核心代码与同时期Sun（-> Oracle）的产品版基本上是一样的，血统纯正，不用担心性能问题，也基本上没什么兼容性问题；（代码上最主要的差异是
  • java乱码问题 dashuaifu java乱码问题js中文乱码
    swfupload上传文件参数值为中文传递到后台接收中文乱码     在js中用setPostParams（{"tag" : encodeURI( document.getElementByIdx_x("filetag").value，"utf-8")}）; 然后在servlet中String t
  • cygwin很多命令显示command not found的解决办法 dcj3sjt126com cygwin
    cygwin很多命令显示command not found的解决办法   修改cygwin.BAT文件如下 @echo off D: set CYGWIN=tty notitle glob set PATH=%PATH%;d:\cygwin\bin;d:\cygwin\sbin;d:\cygwin\usr\bin;d:\cygwin\usr\sbin;d:\cygwin\us
  • [介绍]从 Yii 1.1 升级 dcj3sjt126com PHPyii2
    2.0 版框架是完全重写的，在 1.1 和 2.0 两个版本之间存在相当多差异。因此从 1.1 版升级并不像小版本间的跨越那么简单，通过本指南你将会了解两个版本间主要的不同之处。 如果你之前没有用过 Yii 1.1，可以跳过本章，直接从"入门篇"开始读起。 请注意，Yii 2.0 引入了很多本章并没有涉及到的新功能。强烈建议你通读整部权威指南来了解所有新特性。这样有可能会发
  • Linux SSH免登录配置总结 eksliang ssh-keygenLinux SSH免登录认证Linux SSH互信
    转载请出自出处：http://eksliang.iteye.com/blog/2187265 一、原理      我们使用ssh-keygen在ServerA上生成私钥跟公钥，将生成的公钥拷贝到远程机器ServerB上后,就可以使用ssh命令无需密码登录到另外一台机器ServerB上。      生成公钥与私钥有两种加密方式，第一种是
  • 手势滑动销毁Activity gundumw100 android
    老是效仿ios，做android的真悲催！ 有需求：需要手势滑动销毁一个Activity 怎么办尼？自己写？ 不用~，网上先问一下百度。 结果： http://blog.csdn.net/xiaanming/article/details/20934541 首先将你需要的Activity继承SwipeBackActivity，它会在你的布局根目录新增一层SwipeBackLay
  • JavaScript变换表格边框颜色 ini JavaScripthtmlWebhtml5css
    效果查看：http://hovertree.com/texiao/js/2.htm代码如下，保存到HTML文件也可以查看效果： <html> <head> <meta charset="utf-8"> <title>表格边框变换颜色代码-何问起</title> </head> <body&
  • Kafka Rest : Confluent kane_xie kafkaRESTconfluent
    最近拿到一个kafka rest的需求，但kafka暂时还没有提供rest api（应该是有在开发中，毕竟rest这么火），上网搜了一下，找到一个Confluent Platform，本文简单介绍一下安装。 这里插一句，给大家推荐一个九尾搜索，原名叫谷粉SOSO，不想fanqiang谷歌的可以用这个。以前在外企用谷歌用习惯了，出来之后用度娘搜技术问题，那匹配度简直感人。 环境声明：Ubu
  • Calender不是单例 men4661273 单例Calender
             在我们使用Calender的时候，使用过Calendar.getInstance()来获取一个日期类的对象，这种方式跟单例的获取方式一样，那么它到底是不是单例呢，如果是单例的话，一个对象修改内容之后，另外一个线程中的数据不久乱套了吗？从试验以及源码中可以得出，Calendar不是单例。 测试： Calendar c1 =
  • 线程内存和主内存之间联系 qifeifei java thread
    1， java多线程共享主内存中变量的时候，一共会经过几个阶段，    lock:将主内存中的变量锁定，为一个线程所独占。   unclock:将lock加的锁定解除，此时其它的线程可以有机会访问此变量。   read:将主内存中的变量值读到工作内存当中。   load:将read读取的值保存到工作内存中的变量副本中。  
  • schedule和scheduleAtFixedRate tangqi609567707 javatimerschedule
    原文地址：http://blog.csdn.net/weidan1121/article/details/527307 import java.util.Timer;import java.util.TimerTask;import java.util.Date; /** * @author vincent */public class TimerTest {  
  • erlang 部署 wudixiaotie erlang
    1.如果在启动节点的时候报这个错 ： {"init terminating in do_boot",{'cannot load',elf_format,get_files}} 则需要在reltool.config中加入 {app, hipe, [{incl_cond, exclude}]},     2.当generate时，遇到： ERROR
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他