PCI Express学习篇---物理层电气特性(三)Transmitter Compliance Test

声明：此文章为原创，转载请注明 转自https://blog.csdn.net/weixin_48180416/article/details/116082488

PHY Electrical Compliance Test分为Transmitter Compliance Test和Receiver Compliance Test. 

本篇介绍Transmitter Compliance Test。

关于Transmitter Compliance Test Base Spec中有描述，但是描述的是针对Captive Channel的测试方法。

DUT是待测试的芯片，要测试的是发送端的device pin，但是无法直接测量，将device pin在PCB上引出一段走线，在TP1处测量，引出的这条trace称为“breakout channel”；

另外复制了一条相同的channel，称为“Replica Channel”，Replica Channel的S参数可以测量；

Replica Channel是为了de-embedding（移除）break channel对Compliance Test的影响，最终得到device pin处的特性。

Base Spec针对的是Captive Channel的测量，Captive Channel指的是受限信道，两个device都在同一PCB上，

与之对应的是Not Support Captive Channel，是指CEM Form Factor中描述的，分为System board, Add-in Card这样的结构。

以下是关于Not Support Captive Channel(System board+Add-in Card)的Compliance Test (以16GT/s为例)

---

以下为System Board的Compliance测试方法：

连接关系如下图所示：CLB插入system board(DUT)--->ISI--->Scope 

• ISI是一个loss可变的PCB板
• Scope是一个带宽25GHz的示波器
• 示波器内嵌3dB Package model
• 系统需要上电，DUT发送16GT/s Compliance Pattern

每个均衡的preset捕获2M个UI(125us)的波形。波形需要后处理（参考时钟要同时capture, Behavior Rx EQ）

• 测量BER=10^-12时的眼高眼宽，每一条lane都必须在至少一个TX EQ Preset时满足 EW>0.3UI EH>15mV (缺少cross-talk等因素,标准还需要调整);
• 检测收到的data pattern是Compliance Pattern(这个检查是informative，不是强制标准)

同理Add-in card(AIC)的测量方法如下：

连接关系如下图所示：AIC(DUT)插入CBB--->ISI--->Scope 

• 20dB additional loss(包含5dB package loss)
• Scope是一个带宽25GHz的示波器
• 示波器内嵌5dB Package model
• 系统需要上电，DUT发送16GT/s Compliance Pattern

每个均衡的preset捕获2M个UI(125us)的波形。波形需要后处理（CDR算法用于恢复时钟, Behavior Rx EQ）

• 测量BER=10^-12时的眼高眼宽，每一条lane都必须在至少一个TX EQ Preset时满足 EW>0.3UI EH>15mV (缺少cross-talk等因素,标准还需要调整);
• 检测收到的data pattern是Compliance Pattern(这个检查是informative，不是强制标准)