《Verilog数字系统设计教程》夏宇闻 第四版思考题答案（第10章）

第10章 如何编写和验证简单的纯组合逻辑模块

1.写出8位加法器和8位乘法器的逻辑表达式，比较用超前进位逻辑和不用超前进位逻辑的延迟。
答：

用超前进位逻辑可以减少由于逐位进位信号的传递所造成的延时。
2.为什么用算术操作符表示的加法器和乘法器能通过综合器转变为成逻辑电路？除了用算术操作符的表达式实现加法器和乘法器外，是否可以直接引用可配置的参数化实例来实现算术操作电路？
答：因为库中已经存在着可配置的参数化加法器（乘法器）的电路结构和相应的行为模型。
可以。
3.提高复杂运算组合逻辑运算速度有哪些办法？
答：1）采用流水线的设计方法；2）用总线的方式实现数据流通；
4.如何用Verilog HDL模块来描述总线的操作？为什么总线的操作必须有严格的时序控制？
答：各运算部件与数据寄存器可以通过带控制的三态门与总线的连接，通过对控制端电平来确定在某一段时间内，总线归哪两个或几个部件使用。
因为使总线连接模块能正常工作的最重要的因素是与其他模块的配合，控制信号的相互配合由同步状态机控制的开关阵列控制。
5.详细解释为什么采用流水线的办法可以显著的提高层次多的复杂组合逻辑的运算速度。
答：采用流水线技术可以在相同的半导体工艺的前提下通过电路结构的改进大幅度地提高重复多次使用的复杂组合逻辑计算电路的吞吐量，从而来提高层次多的复杂组合逻辑的运算速度。如果某个组合逻辑设计的处理流程可以分为若干个步骤，而且整个数据处理过程是单向的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计的方法提高系统的数据处理频率，即吞吐量。把组合逻辑分成延迟时间基本相等的小块，每块完成一定的组合逻辑功能都用寄存器暂时保存组合逻辑输出的数据值，只要小块的组合逻辑的延迟小于时钟周期，整个组合逻辑的输入值每个时钟就可以变化一次，不会由于组合逻辑的延迟引起输出值的错误，若没有这些寄存器暂时保存局部组合逻辑的输出值，则为了保证整个组合逻辑的输出正确，输出端信号的变化周期必须大于整体逻辑的延迟时间。数据处理的吞吐量收到限制，采用流水线方法，虽然第一次输出有较长的延迟，但过了若干个周期后，每个时钟周期可以输出值一次，数据处理的频率，即吞吐量大大增加了。