HLS实验(一):环境搭建和开发流程及环境的测试

安装环境和开发流程

    • 一、环境搭建
    • 二、开发流程及环境的测试
      • 初始化环境
      • i++编译与测试
      • 编译为FPGA程序
      • ModelSim仿真
    • 三、Example示例
      • **Image_downsample**
      • **YUV2RGB**

一、环境搭建

  1. Quartus prime 18.1
    作为HLS实验环境搭建的必要软件之一,经验证Quartus Prime 17.1以及18.1版本可支持HLS开发。该软件可在Intel官网上注册后直接下载并按默认选项安装即可。

  2. Modelsim Starter Edition 10.5b
    ModelSim是Quartus Prime的附加软件之一。安装Quartus Prime的同时也会安装相应版本的ModelSim,所以无需专门安装该软件。
    在此次HLS实验中,使用的版本是ModelSim Starter Edition 10.5b,此为HLS的默认调用版本并且不需要License。

  3. Microsoft Visual Studio 2010 (Visual C++, 未使用license)
    在整个HLS实验环境搭建中,建议安装使用Microsoft Visual Studio 2010因为经验证更新后的版本将不支持HLS开发。其中Profession、Ultimate、Standard三个版本均可从网上下载安装并未使用License,但是需要注意的是Standard版本仅支持HLS 18.1以及HLS 19.1,所以到时候需要手动匹配HLS版本方可运行。此外,在安装过程中需确保Visual C++被成功勾选。
    在此次HLS实验中,使用的版本是Microsoft Visual Studio 2010 Ultimate。
    (需要注意的是在全部软件安装完成后,环境变量都已自动被设置,故而无需再手动设置。)

二、开发流程及环境的测试

初始化环境

1.在开始菜单栏中打开命令提示符(CMD)窗口
2.切换到Quartus Prime 18.1 Standard Edition安装目录下的“hls”文件夹中(以实际安装目录为准)
本人的就是:
HLS实验(一):环境搭建和开发流程及环境的测试_第1张图片
3.运行init_hls.bat
HLS实验(一):环境搭建和开发流程及环境的测试_第2张图片
上图是运行成功的截图。

i++编译与测试

(1)输入指令“cd example”和“cd counter” 或者“cd example\counter”进入到“hls”文件夹下的“counter”文件夹。
(2)输入指令“i++ -march=x86-64 counter.cpp”使用CPU(x86-64)进行编译并生成名为“a”的可执行文件。
(3)输入指令“a”执行可执行文件,若结果显示“PASSED”,则i++编译与测试成功。
HLS实验(一):环境搭建和开发流程及环境的测试_第3张图片

编译为FPGA程序

(1)输入指令“i++ -march=CycloneV counter.cpp”使用FPGA(CycloneV)进行编译并生成名为“a”的可执行文件。注意:此处若提示Warning,无需理会。
(2)输入指令“a”进行测试,若结果显示“PASSED”,则编译与测试成功。
HLS实验(一):环境搭建和开发流程及环境的测试_第4张图片

(3)输入指令“i++ -march=CycloneV counter.cpp -ghdl” 使用FPGA(CycloneV)进行编译生成名为“a”的可执行文件并记录信号以帮助调试。注意:此处若提示Warning,无需理会。
(4)输入指令“a” 执行可执行文件,若结果显示“PASSED”,则编译与测试成功。同时,在上一步中记录的信号的波形记录会自动生成名为“vsim.wlf”的文件并记录在路径“a.prj/verification”中,以便于使用ModelSim对该信号进行仿真。
在这里插入图片描述

ModelSim仿真

(1)输入指令“cd a.prj”和“cd verification”或者“cd a.prj\verification”进入“vsim.wlf”所在的文件夹中,并输入指令“dir”查看该文件是否存在。
HLS实验(一):环境搭建和开发流程及环境的测试_第5张图片
(2)输入指令“vsim vsim.wlf”使用ModelSim打开该文件并对记录的信号进行仿真。
HLS实验(一):环境搭建和开发流程及环境的测试_第6张图片
HLS实验(一):环境搭建和开发流程及环境的测试_第7张图片

三、Example示例

Image_downsample

(1)输入指令“cd D:FPGA\intelFPGA\18.1\hls\”返回至“hls”文件夹。
(2)输入指令“cd examples”和“cd image_downsample”或者“cd examples\image_downsample”进入“image_downsample”示例文件夹。
(3)输入指令“build.bat”执行脚本文件并生成名为“test-x86-64.exe”的可执行文件。
在这里插入图片描述

(4)输入指令“test-x86-64.exe” 执行可执行文件,若结果显示“PASSED”,则编译与测试成功。
HLS实验(一):环境搭建和开发流程及环境的测试_第8张图片

(5)输入指令“i++ main.cpp bmp_tools.cpp resize.cpp”编译图像压缩程序并生成名为“a”的可执行文件。

(6)输入指令“a” 执行可执行文件,若结果显示“PASSED”,则编译与测试成功。
HLS实验(一):环境搭建和开发流程及环境的测试_第9张图片

(7)结果显示。
输入图片(test.bmp):
HLS实验(一):环境搭建和开发流程及环境的测试_第10张图片

输出图片(downsampled.bmp):
HLS实验(一):环境搭建和开发流程及环境的测试_第11张图片

通过程序压缩得到的图片(expected.bmp):
HLS实验(一):环境搭建和开发流程及环境的测试_第12张图片

YUV2RGB

(1)输入指令“cd …”返回至“examples”文件夹。

(2)输入指令“cd YUV2RGB”进入“YUV2RGB”示例文件夹。
(3)输入指令“build.bat”执行脚本文件并生成名为“test-x86-64.exe”的可执行文件。
HLS实验(一):环境搭建和开发流程及环境的测试_第13张图片

(4)输入指令“test-x86-64.exe” 执行可执行文件,若结果显示“PASSED”,则编译与测试成功。
HLS实验(一):环境搭建和开发流程及环境的测试_第14张图片

(5)结果显示。
输入图像(image_in.bmp):
HLS实验(一):环境搭建和开发流程及环境的测试_第15张图片

输出图像(image_out.bmp):

HLS实验(一):环境搭建和开发流程及环境的测试_第16张图片

你可能感兴趣的:(SOC,FPGA,FPGA,c++,hls)