Quartus II实验三 时序部件实验

如果很多操作步骤忘记可以参考链接:

Quartus II实验一 运算部件实验:加法器https://blog.csdn.net/qq_45037155/article/details/124202068Quartus II实验二 运算部件实验:并行乘法器https://blog.csdn.net/qq_45037155/article/details/124396843

1. 设计4相节拍脉冲发生器。

(1)新建文件夹pulse,新建工程pulse,设置主文件为pulse。

Quartus II实验三 时序部件实验_第1张图片

(2)新建原理图文件,保存为pulse.bdf,按如下图绘制。

全局显示

准备:INPUT、DFF、NOT、NAND2、VCC、OUTPUT、AND2

Quartus II实验三 时序部件实验_第2张图片

 局部上部分

Quartus II实验三 时序部件实验_第3张图片

  局部下部分

Quartus II实验三 时序部件实验_第4张图片

(2)编译

(4)新建波形文件,设置CLOCK为时钟信号,CLR为负脉冲。

Quartus II实验三 时序部件实验_第5张图片

Quartus II实验三 时序部件实验_第6张图片

(5)仿真,分析

2. 设计带启停电路的时序电路。

(1)新建文件夹tmsq,新建工程tmsq,设置主文件为tmsq。

pluse.bdf、pluse.bsf 复制到新建工程 tmsq

Quartus II实验三 时序部件实验_第7张图片

(2)新建原理图文件,保存为tmsq.bdf,按下图绘制。

准备:INPUT、OUTPUT、pluse、DFF、NOT、NAND2、NAND3、AND2

Quartus II实验三 时序部件实验_第8张图片

(3)编译

(4)新建波形文件,设置CLOCK为时钟信号,CLR、START、STOP为负脉冲,次序CLR、START、STOP。

Quartus II实验三 时序部件实验_第9张图片

Quartus II实验三 时序部件实验_第10张图片

(5)仿真,分析。

你可能感兴趣的:(计算机组成原理,单片机,fpga开发,嵌入式硬件)