基于 SoC 的卷积神经网络车牌识别系统设计（1）引言

NOTES：现如今，芯片行业无比火热啊，无论是前景还是钱景，国家芯片战略的发布，IC 公司高达五六十万的年薪，着实令人非常的向往。为了支持芯片设计者，呕心沥血集成了工作、科研、 竞赛于一体的《基于 SoC 的卷积神经网络车牌识别系统设计》专栏项目。这是在一位海归教授的带领之下的整个团队辛勤耕耘的结晶，希望大家能够在理论结合实践的指导之下，不断地提高自己的数字芯片设计技术能力，成为一名具有极大竞争力的数字 IC 设计领域专家。

1、项目引言

• 工作求职：这是简历上极具竞争力的一个芯片设计项目，集成了 AI、SoC、FPGA、ARM CPU、系统级设计以及 Verilog、C、Python 等等的超级热门的芯片设计元素，从而找到了较好的工作（2022 年普遍能够达到 30W+、40W+、50W+ 的年薪水平），具体个人名单及其对应的公司名单就不列出来了。这些公司的共同特点就是面向 AI 芯片、SoC 设计的独角兽大公司以及大部分的中小公司~

• 科研项目：这也是科研项目中具有丰富元素的一个 IC 设计项目，无论是算法层面、软件层面、系统层面还是硬件加速设计层面，都可以作为科研的一个方向。同时，还可以提升你的工程能力，毕竟科研需要的还是一种创新精神，而创新思维又需要与实际的设计工程相结合才能够绽放光芒。所以，本次的项目是一个良好的、可创新实现的、具有科研性质的设计平台~

• 集创竞赛：项目的来源就是基于《第三届全国大学生集成电路创新创业大赛 - Arm 杯 - 片上系统设计挑战赛》，其中具备了大部分比赛本身没有要求的创新思维和极佳的芯片设计要素。无论是对于集创竞赛本身的实现，还是芯片设计本身的升华，都是极具统治级的。对于高校参赛者和学习爱好者都是非常有帮助的，其实每一年的题目其实都差不多，这个专栏能够让你们在起点领先其它的队伍一大半，当然，机遇与努力并存，专栏提供了一个良好的学习机遇，最终依旧需要各位的努力~

2、项目一览

基于 SoC 的卷积神经网络车牌识别系统设计

卷积神经网络硬件加速 IP 设计（AI 芯片设计）

个人总结的时钟设计

基于 SoC 的卷积神经网络车牌识别系统设计的时钟域划分

卷积层 IP 设计的状态机（AI 芯片）

卷积层 IP 设计的时序图（AI 芯片）

全连接层 IP 设计的矩阵分块策略

部分 Verilog HDL 代码

部分 Python 代码

部分交叉编译的脚本

基于卷积神经网络的车牌识别系统的测试集

基于卷积神经网络的车牌识别系统的模型参数

基于卷积神经网络车牌识别系统的硬件加速 IP 设计（AI 芯片）

成功生成比特流

成功上板测试

 3、项目资料

• 订阅之后欢迎关注“新芯设计”，可以免费获取所有的设计工程（以百度云链接的方式）
• 每一篇文章都会贴上源代码的，理论结合实践
• 每一个工程都可成功上板测试，设计结合验证
• 如有问题，欢迎私信