verilog中case,casex,casez的作用(自我总结)

case:就是常规的语句所有情况都要考虑。
casez:这个语句下对被判断语句中的z不关心,只考虑除z以外的值。
casex:在这个情况下,被判断语句中的z和不稳态都是不考虑的,只需要考虑0和1。
例如:在4’b0010和4’b0011想要把从右到左第一次1的位置标出来,就可以用casez ,写成zzz1这样就表示第一位,zz1z就表示第二位这样类推。

你可能感兴趣的:(fpga)