★教程2:fpga入门100例目录

0.完整源码获得方式

1.订阅本教程用户可以免费获得本博任意2个博文对应代码；

2.本FPGA课程的所有案例(部分理论知识点除外)均由博主编写而成，供有兴趣的朋友们自己订阅学习使用。未经本人允许，禁止任何形式的商业用途；

3.具体事项如下：

订阅MATLAB\FPGA教程说明

---

FPGA教程+入门100例目录

★基础入门
1. FPGA开发软件安装

2.Vivado软件基础操作

★Verilog HDL学习教程之基础语法

3.初识Verilog HDL

4.Verilog基础语法

5.Verilog的阻塞赋值=和非阻塞赋值<=

6.Verilog的always语句使用

7.Verilog 条件语句的应用

8.Verilog的for循环语句使用

9.Verilog端口定义以及模块例化和调用

10.Verilog状态机使用方法

11.Verilog中如何避免Latch

12.流水线设计方式

13.Verilog的门级建模、延迟建模

14.建立时间、保持时间以及vivado时序report的参考使用

15.verilog可综合语句设计综述

       以上15个课程，我们对Verilog的基础操作有了初步的认识，在本教程的后续章节，将通过100个实例，对Verilog进行深入学习，同时对一些更高级的语法做同步的讲解。

★Verilog HDL简单算法案例解析与分析（70例）

1.基于FPGA的串行FIR滤波器设计与实现(含完整FPGA工程文件和matlab文件)

2.基于vivado核的NCO正弦余弦发生器设计与实现(含完整FPGA工程文件)

3.基于vivado核的乘法器设计与实现(含完整FPGA工程文件)

4.基于vivado核的FIFO设计与实现(含完整FPGA工程文件)

5.基于vivado核的ROM设计与实现(含完整FPGA工程文件和matlab文件)

6.基于vivado核的双口RAM设计与实现(含完整FPGA工程文件)

7.基于verilog的计数器设计与实现(含完整FPGA工程文件)

8.基于verilog的分频器设计与实现(含完整FPGA工程文件)

9.基于vivado核的时钟管理器设计与实现(含完整FPGA工程文件)

10.基于Verilog的复数乘法器设计与实现(含完整FPGA工程文件)

11.基于vivado核的除法器设计设计与实现(含完整FPGA工程文件)

12.基于vivado核的复数乘法器设计与实现(含完整FPGA工程文件)

13.基于vivado核的CIC滤波器设计与实现(含完整FPGA工程文件)

14.基于vivado核的FIR滤波器设计与实现(含完整FPGA工程文件)

15.基于vivado核的Cordic算法设计与实现(含完整FPGA工程文件)

       通过以上15个小例子的学习，我们初步掌握了常用的IP核使用方法，以及其中部分简单案例的verilog开发过程。在后续章节，我们将学习涉及多个模块的FPGA算法开发。

16.通过乘法器和ROM开发低延迟除法器(含完整FPGA工程文件)

17.通过乘法器和ROM开发y=k*exp(x/2000)形式的数学公式(含完整FPGA工程文件)

18.通过ROM开发低延迟开根号计算(含完整FPGA工程文件)

19.通过乘法器实现阶乘运算(含完整FPGA工程文件)

20.通过generate实现快速实现多路乘法器(含完整FPGA工程文件)

21.通过计数器实现一个简单的数字时钟(含完整FPGA工程文件)

22.基于FIFO核的可控任意长度延迟器设计(含完整FPGA工程文件)

23.基于FIFO核的跨时钟域数据传输(含完整FPGA工程文件)

24.通过cordic核计算复数的相位(含完整FPGA工程文件)

25.通过NCO核和除法器实现tan(x)计算(含完整FPGA工程文件)

26.在FPGA中通过verilog来实现小数的基础运算(含完整FPGA工程文件)

27.通过Verilog实现双口RAM乒乓结构(含完整FPGA工程文件)

28.基于FPGA的DDS直接数字频率合成器之一——原理介绍(含完整FPGA工程文件)

29.基于FPGA的DDS直接数字频率合成器之二——Verilog开发(含完整FPGA工程文件)

30.基于FPGA的DDS直接数字频率合成器之三——借助MATLAB进行频率精度分析(含完整FPGA工程文件)

       通过以上15个小例子的学习，我们初步掌握了常用的IP核的组合使用方法以及一些基础的算法课程方法，最后通过DDS这个经典案例，总结了FPGA项目的开发过程和精度分析方法。在后续课程中，我们将分别从通信信号处理，图像处理，语音信号处理，智能控制以及人工智能等多个方面进一步学习FPGA的开发。

31.通信案例1——基于FPGA的ASK调制信号产生(含完整FPGA工程文件)

32.通信案例2——基于FPGA的FSK调制信号产生(含完整FPGA工程文件)

33.通信案例3——基于FPGA的BPSK调制信号产生,通过matlab测试星座图(含完整FPGA工程)

34.通信案例4——基于FPGA的QPSK调制信号产生,通过matlab测试其星座图(含完整FPGA工程)

35.通信案例5——基于FPGA的16QAM调制信号产生,通过matlab测试其星座图(含完整FPGA工程)

36.通信案例6——基于vivado核的FFT傅里叶变换开发以及verilog输入时序配置详解,通过matlab进行辅助验证(含完整FPGA工程)

37.通信案例7——基于FPGA的FFT,IFFT傅里叶变换和逆变换(含完整FPGA工程)

38.通信案例8——基于FPGA的串并-并串数据传输(含完整FPGA工程)

39.通信案例9——基于FPGA的交织-解交织数据传输(含完整FPGA工程)

40.通信案例10——基于FPGA的简易OFDM系统verilog实现(含完整FPGA工程)

41.图像案例1——通过verilog读取图片(含完整FPGA工程)

42.图像案例2——通过verilog实现图像二值化处理,通过MATLAB进行辅助验证(含完整FPGA工程)

43.图像案例3——通过verilog实现图像sobel边缘提取,通过MATLAB进行辅助验证(含完整FPGA工程)

44.图像案例4——基于FPGA的图像中值滤波verilog实现,通过MATLAB进行辅助验证(含完整FPGA工程)

45.图像案例5——基于FPGA的图像均值滤波verilog实现,通过MATLAB进行辅助验证(含完整FPGA工程)

46.图像案例6——基于FPGA的图像高斯滤波verilog实现,通过MATLAB进行辅助验证(含完整FPGA工程)

47.图像案例7——基于FPGA的RGB图像转化为灰度图实现,通过MATLAB进行辅助验证(含完整FPGA工程)

48.图像案例8——基于FPGA的RGB图像转化为HSV图像的实现,通过MATLAB进行辅助验证(含完整FPGA工程)

49.控制案例1——基于FPGA的PID控制器verilog实现(含完整FPGA工程)

50.控制案例2——基于FPGA的PD控制器verilog实现(含完整FPGA工程)

51.控制案例3——基于FPGA的PWM波形产生verilog实现(含完整FPGA工程)

52.语音案例1——基于能量检测的语音信号端点检测FPGA实现(含完整FPGA工程)

53.语音案例2——基于FIR低通滤波器的语音信号降噪FPGA实现(含完整FPGA工程)

★Verilog HDL中级算法案例解析与分析（25例）

★Verilog HDL高级算法案例解析与分析（5例）