python读取Verilog宏定义文件

嵌入式开发过程中，需要使用python读取Verilog宏定义文件，这里提供一个简短的函数方便需要时使用，，这里举例说明，python读取Verilog宏定义文件，提取.v文件中`define宏定义

废话少说，上代码

import os
import re



def loadFromVerilog(fn,addr):
	reg_file = open(fn)
	for line in reg_file.readlines():
		m = re.match(r"`define(\s+)",line)
		if m:
			x = m.group(0)
			s = len(x)
			line = line[s:]
			m = re.match(r"(\S+)",line)
			if m:
				x = m.group(0)
				s = len(x)
				line = line[s:]
				#print x,line
				m = re.match(r"\s+18",line)
				if m:
					s = len(m.group(0))
					a = int(line[s+2:],16)
					addr[x]=a
	return addr


addr = {}
path = os.path.split(os.path.realpath(__file__))[0]
fn = path+"\\reg_define.v"

addr = loadFromVerilog(fn,addr)



print (addr)

在window平台，运行测试图片如下图所示

windows下使用IDLE测试如下图所示，将reg_define.v的`define宏都提取出来，方便后面使用

测试用例及代码下载

python读取Verilog宏定义文件，测试用例及代码下载，详细描述参见博客-嵌入式文档类资源-CSDN文库