数字验证学习笔记——SystemVerilog芯片验证7 ——验证环境的结构和组件

一. 测试平台

测试平台（testbeach）是整个验证系统的总称。它包括验证结构中的各个组件、组件之间的连接关系、测试平台的配置和控制。

各个组件之间是相互独立的
验证组件与设计之间需要连接
验证组件之间也需要进行通信
验证环境也需要时钟和复位信号的驱动

二. 硬件设计描述

MCDF（多通道数据整形器）：它可以将上行多个通道数据经过内部的FIFO，最终以数据包的形式送出。

2.1 MCDF结构框图

2.2 MCDF接口信号

系统信号接口
CLK：时钟信号。
RSTN：复位信号，低位有效。
通道从端接口
CHx_DATA(31:0):通道数据输入。
CHx_VALID:通道数据有效标志信号，高位有效。
CHx_READY:通道数据接收信号，高位表示接受成功。
整形器接口
FMT_CHID(1:0):整形数据包的通道ID号。
FMT_LENGTH(4:0):整形数据包长度信号。
FMT_REQ:整形数据包发送请求。
FMT_GRANT:整形数据包被允许发送的接受标示。 输入方向
FMT_DATA（31:0):数据输出端口。
FMT_START:数据包起始标示。
FMT_END：数据包结束标示。
控制寄存器接口
CMD(1:0):寄存器读写命令。 输入方向
CMD_ADDR（7:0):寄存器地址。 输入方向
CMD_DATA_IN(31:0):寄存器写入数据。 输入方向
CMD_DATA_OUT（31：0）：寄存器读出数据。

2.3 MCDF接口时序

通道从端接口时序：

控制寄存器接口时序：

整形器接口时序：

req和grant至少要保持一个时钟周期的延时

2.4 MCDF寄存器

地址0x00 通道1控制寄存器32bits 读写寄存器
bit（0）：通道使能信号。1为打开，0为关闭。复位值为1。
bit（2：1）：优先级。0为最高，3为最低。复位值为3。
bit（5：3）：数据包长度，0对应长度4；1对应长度8；2对应长度16；3对应长度32；其它数值对应长度32。复位值为0。
bit（31：6）：保留位，无法写入，复位值为0。
地址0x04 通道2控制寄存器32bits 读写寄存器
同上
地址0x08 通道3控制寄存器32bits 读写寄存器
同上
地址0x10 通道1控状态存器32bits 只读寄存器
bit（7：0）：上行数据从端FIFO的可写余量，同FIFO的数据余量保持同步变化。复位值为FIFO的深度数。
bit（31：8）：保留位，复位值为0。
地址0x14 通道2控状态存器32bits 只读寄存器
同上
地址0x18 通道3控状态存器32bits 只读寄存器
同上