【无标题】*Verilog HDL基本结构行为描述# 欢迎使用Markdown编辑器

Verilog HDL基本结构行为描述# 欢迎使用Markdown编辑器

选择“Fi le”——“New”——“Veri log HDLfi le”。输入以下代码

保存veri log文件并命名为mux21。上述方式为行为行描述方式。

编译项目。 “Processing”——“Start Compi lation”

功能仿真

编译通过后新建波形仿真文件 “Fi le”——“New”选择“Vector Waveform Fi le”如下图所示
————————————————
版权声明：本文为CSDN博主「kuailemixian」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/kuailemixian/article/details/124977695

6.接下来进行一下设置


7.在之后的代码区域内写入我们所写好的行为性描述代码，如下

8.接下来保存代码之后就可以进行调试



9.添加完激励信号后选择“Processing”—“SimulatorTool”在 “Simulation mode”中选择“Functional”再点击“Generate Functional Simulation Netl ist”。然后选择“Overwrite simulationinputfi le with simulation result” 点击“Start”开始仿真。
————————————————
版权声明：本文为CSDN博主「kuailemixian」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/kuailemixian/article/details/124977695


这里我们将所得的结果放大就得到如下的波形

以上就是本次”Verilog HDL基本结构行为描述# 欢迎使用Markdown编辑器“实验的步骤和结果。