modelsim打开Verilog 代码乱码解决方法

第一步:打开modelsim,在菜单栏找到Tools,点击Tools下面的Edit Preference

modelsim打开Verilog 代码乱码解决方法_第1张图片

第二步:在preference窗口点击By name,在下面找到source,然后点击+号,打开折叠的内容

modelsim打开Verilog 代码乱码解决方法_第2张图片

第三步:在source下面找到encoding,点击最下面的change valure,将值设置为gb2312,点击确定,然后逐步确定,逐步退出界面就好了。

![在这里插入图片描述](https://img-blog.csdnimg.cn/aab4e1a16da6405daefcefbfdf718932.pngmodelsim打开Verilog 代码乱码解决方法_第3张图片modelsim打开Verilog 代码乱码解决方法_第4张图片
修改好的界面如图所示。

你可能感兴趣的:(FPGA+Verilog,modelsim,verilog,注释乱码,仿真)