晶振PCB layout注意事项

晶振，想必大家都了解，为系统提供时钟的基本信号的一种器件。在电路设计尤其是手机电路设计时并不是很复杂。但是一旦到了后期调试时，却往往会发现，晶振带来的问题却不少。其实，一个良好的layout，可以让晶振少为项目带来点麻烦。所以呢，借此讲一讲晶振在电路设计尤其是手机电路设计中LAYOUT的注意事项。

主要注意以下几点

1.不能放置板边

在前一篇EMC RE测试介绍就说过。同时相信很多硬件工程师都听过这句话。但是究其原因，相信很少有人能说出来的。为什么晶振不能放板边，放板边有何影响？

在EMC中，如果产品的晶振置于板边，被测产品的高速器件就会与实验台的参考地形成一定的电场，产生寄生电容，出现共模辐射，寄生电容越大，共模辐射也就越强；寄生电容实质就是晶体与参考地之间的电场分布，当两者电压恒定时，两者之间的电场分布越多即距离板边越近，两者之间电场强度越大，寄生电容也就越大。

只有当晶振布置在PCB中间或者离板边一定距离时，由于PCB板上工作地平面的存在，使得大部分电场控制在晶振与工作地之间，也就是在PCB内部。最终分布到参考地的电场也就大大减小，辐射发射也就越低。

为了让大家更容易理解，这里我附上两张图。

2.邻层挖空处理

原因主要分为两个方面：
a) 了解电容器的形成都知道，任何两个彼此绝缘且相隔很近的导体间都能构成一个电容器。贴片晶体的焊盘属于方形的，如果下面铺铜就可以形成一个电容器，这个电容器可以称为寄生电容。电容公式C=εs/4πkd ε固定值，S为焊盘面积，d为焊盘到平面的距离。在晶振固定后，公式中的唯一变量即为d。寄生电容的大小影响到晶振的频偏。寄生电容越大，影响的频偏越严重。

b) 抑制热传导影响到频偏
除了负载电容外，高温也会影响到频偏。为避免周围发热源发出的热通过铜皮传导给晶振发生频偏。之间挖空两层也是可以隔绝热的传递。

相比于前者寄生电容的影响，温度的影响其实更大。然而有那么一种晶振TCXO即温度补偿晶体振荡器(后续聊)，可以将这种影响降至最低。就因为其自带温补作用，使得这类晶振在手机电路中广泛使用。

即使这样，为不影响频偏，保守起见，在手机电路设计方面，还是会选择在晶振正下方投影区挖空两层。同时摆放在屏蔽罩内，可大大降低了其所带来的EMC问题，位置靠近IC远离板边，远离大电流走线，开关信号 振动器、听筒等，走线走表层，左右及下层铺地。XTAL1和XTAL2长度应在4.4~10.0 mm，同时晶振相关的走线要保证3mil，线间距≥2W。