Cadence SIP Layout 简单教程-第二章

[从whp1920 网易博客迁移至CSDN]
第一章在正式布线之前做了必须做的准备工作，下面进入正题，打开Candence SIP RF Layout GXL软件。

• 第一节 导入外形尺寸

打开SIP设置文件保存路径，如下图所示进入导入DXF页面，选中前一章时画好的外框图。打开导入界面后，再进入DXF In Edit/View Layers界面选择所有层，导入Class选择DRAWING FORMAT,勾选Use DXF layer as subclass name，所有设置好后，点击Map - OK - Import.
Cadence SIP Layout 简单教程-第二章 - whp1920 - whp1920的技术博客

这时进入Setup - Design Parameter ，设置Display,Design,Text这三个选页。 之所以不在新建时先设置是因为导入DXF后这些设置会重置，所以后面设置比较省事。
图形尺寸导入SIP后一般不会在原点，为了放置元器件定位方便一般都需要使用Move命令把图形尺寸移到原点，这时前一章提到的画的园就用到了，Display - Element查看圆心坐标，以它为基准移动图形到原点。

• 第二节 设置PCB板叠构

Setup - Cross section 进入叠构设置界面，我们的板子是4层软硬结合板所以设置die-surface-dgnd-signal-base四层，其他厚度可以不设置，一般会由板厂根据实际情况定。

Cadence SIP Layout 简单教程-第二章 - whp1920 - whp1920的技术博客

• 第三节 导入网络表

导入之前，确认各元器件封装已经画好，原理图footprint名称与封装名称一致.Setup - User Preferences设置的封装路径padpath/psmpath有没有正确设置.如下图所示导入网表。
Cadence SIP Layout 简单教程-第二章 - whp1920 - whp1920的技术博客
进入导入设置界面基本不用修改，添加网表路径Improt就可以了，值得一提的是，这个cadence软件有BUG，演示的时候导了3次都没有成功，后来关闭重新打开后就能导入了，请注意。

• 第四节 手动放置元件

导入网表没有提示错误时，证明导入成功，这时点击Place - Manually 打开手动放置元件对话框，放置元件，也可以采用Autoplace，有多种方法，可自行百度。
Cadence SIP Layout 简单教程-第二章 - whp1920 - whp1920的技术博客
放完元器件如上图，然后在图形尺寸的基础上（目前在drawing format层）再画上Outline,Route Keepin,Component Keepin等一些辅助线。
1.画Outline，导入的外形框可能是一段一段线段， 可以用Shape - Compose Shape命令转换为Shape,并在左边Option可以直接设置生成在哪一层，比如Outline,Active class选择Substrate Geometry,Add shape to subclass选择Outline.
2. 画其他，例如Route Keepin 可以使用命令Edit - Z-copy，在Outline基础上内缩形成，Z-copy这个命令只能对Shape使用。
元件摆放完成后如下图。
Cadence SIP Layout 简单教程-第二章 - whp1920 - whp1920的技术博客

• 第五节 设置约束规则

约束管理器设置这一项目不是直接对图像的操作，但却是布线前的规则设置，能够有效的限定布线，防范错误。设置约束规则的时候也是对整个布线的构图，哪类线线宽，线距，长度，如何走线应该都有整体的认识，然后在约束管理器中转化为实质的规则。本节讲一些基本的设置项目，了解每一项目设置的目的。

1. NET Class:Setup - Constraints - Constraint Manager - Physical - Spacing - Net - All layer - Objects右击Create - Net Class
   创建完Net Class后，就可以把想要添加进入的Net右击Add to添加进创建的Net Class，后面再对Net Class整体赋值。
2. Physical基本设置
   Line Width Min 0.075mm/Max 0.2mm
   Neck Min Width 0.075mm/Max Length 10mm
   Differential Pair Min Line Space 0.075mm/Primary Gap 0.15mm/Neck Gap 0.075mm
   Vias VIA_0D15_0D35
   BB Via Stagger Min 0.15mm/Max 0.2mm
3. Spacing 主要是设置各Line,Pins,Vias,Shape,Bond Finger,Hole,BB Via Gap之间的间距。

单独一段，差分线设置。

1. 建立差分线对：打开约束管理器，在Electrical域中选中Net下的Differential Pair 工作表。

2. 菜单Objects - Create - Differential Pair创建差分线对。

3. 在Electrical - Electrical Constraint Set - Routing Differential Pair 下设置差分线规则。

4. 再到Net下Differential Pair表中给建立的差分线对分配约束。
   等长线设置也遵循这样的顺序设置就可以，设置表名称为Min/Max Propagation Delay

5. 设置完约束规则后在layout界面如果发现有DRC错误标记可以把鼠标放在上面查看错误描述，然后进入Constraints - DRC查看，根据实际情况调整约束规则。