ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内

在PCB设计中，对于时序要求严格的线路，Via和IC pin delay的长度必须得到重视，通过下面的操作，可将Via和Pin delay加入到线路长度的计算中。

1st 计算Pin delay

打开Constraint Manager，选择左侧Worksheet selector中Electrical类，选择Net下拉列表中的Routing，可对Min/Max Propagation Delays、和Relative Propagation Delay这2个子项进行Pin Delay设置。将光标放在Pin Delay格子，点击右键，勾选Use Pin Delay，软件会自动刷新一下，这时候Pin delay被计入线路长度。

2nd 计算Via长度

打开Constraint Manager->Analyze->Analysis Modes->Electrical Options->Z Axis Delay，勾选此项即可，数值栏不需修改。另外勾选上一栏位Pin Delay，也可启用Pin delay，与上述方法异曲同工。

举例说明，以全志T507官方PCB设计参考为例：

下图为加入pin delay的长度约束：

 下图为关闭pin delay的长度约束：

关于delta:tolerance设定值的阐述：

1.delta一般用于设定与目标值的长短标定，tolerance用于标定后的误差值；

2.delta:tolerance一般设定为0：正负误差值，如：0:5mil。即目标值长度的±5mil之内。若要比目标值短，则delta设定为负值，且tolerance值要小于delta的绝对值，如：-10：5mil,表示目标长度先减去10mil后，再在其±5mil之内；

3.delta:tolerance如果delta值不进行设定，则表示线段群内没有目标值，即群内最长和最短的线段控制在tolerance之内即可。