verilog循环语句的使用

Verilog中有四种循环语句,分别是

for(stament 1;stament 2;stament3)

for语句:通常被用于空间循环,而不是时间循环(通过对向量或阵列建模来构建并行硬件结构)。循环变量应该是整形,而不是寄存器型。可综合的。

while(stament) 
stament blocks

while语句:执行块语句直到表达式为假

forever 
stament blocks

forever语句:实现无限循环。可以用一个always语句来实现。一般用于产生周期性信号。

repeat(n)
stament blocks

repeat语句:重复执行n次语句块。


verilog循环语句的使用_第1张图片


 
  



你可能感兴趣的:(电子,Verilog,循环)