学习Zynq笔记（1）：7020开发平台简介

---

以黑金AX7020为例

一、结构示意图

黑金AX7020用户手册
此款开収板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG400I，400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System（ PS）和可编程逻辑部分 Programmable Logic（ PL）。 在 AX7020 开发板上， ZYNQ7000 的 PS部分和 PL 部分都搭载了丰富的外部接口和设备，方便用户的使用和功能验证。另外开収板上集成了 Xilinx USB Cable 下载器电路，用户只要用一个 USB 线就可以对开収板迚行下载和调试。下图为整个 AX7020 整个系统的结构示意图：

平台所含有的接口和功能

• 电源
• ARM+FPGA芯片
• 两片DDR3 SRAM，可作为zynq芯片数据的缓存，也可以作为操作系统运行的内存
• 一片QSPI FLASH，可以作为zynq芯片的系统文件和用户数据的存储
• 一路以太网RJ-45接口
• 一路HDMI
• 一路USB HOST接口，可用于开发板连接鼠标、键盘和优盘等USB外设
• 一路USB OTG接口，用于和PC或者USB设备的OTG通信
• 一路USB UART接口，用于和PC或外设的串口通信
• 一片实时时钟
• 2个PS LED灯，4个PL LED灯
• 7个按键，1个CPU复位按键，2个PS控制按键，4个PL控制按键
• 一个33.333Mhz的有源晶振，给PS系统提供稳定的时钟源，一个50Mhz的有源晶振，为PL逻辑提供额外的时钟
• 2路40阵的扩展口（2.54mm间距），用于扩展zynq的PL部分的IO，可以接7寸TFT模块、摄像头模块和AD/DA模块
• 一个12针的扩展口（2.54mm间距），用于扩展zynq的PS系统的MIO
• 一路USB JTAG口，通过usb及板载的JTAG电路对zynq系统进行调试和下载
• 一路MICRO SD卡座，用于存储操作系统镜像和文件系统

二、结构尺寸

尺寸为130mmx90mm，pcb采用8层板设计。板子四周有4个螺丝定位孔（直径为3.5mm）

三、zynq7000

zynq7000芯片的PS系统集成了两个ARM cortex a9处理器，AMBA互连，内部存储器，外部存储器接口和外设。这些外设主要包括USB总线接口，以太网接口，SD/SDIO接口与，I2C总线接口，CAN总线接口，UART接口，GPIO等。PS可以独立运行并在上电或复位下启动。zynq7000芯片的总体狂徒如下图所示

PS系统的主要参数

• 基于ARM双核Cortex A9的应用处理器
• ARM 双核 CortexA9 的应用处理器
• 每个 CPU 32KB 1 级指令和数据缓存， 512KB 2 级缓存 2 个 CPU 共享
• 片上 boot ROM 和 256KB 片内 RAM
• 外部存储接口， 支持 16/32 bit DDR2、 DDR3 接口
• 两个千兆网卡支持：发散-聚集 DMA ， GMII， RGMII， SGMII 接口
• 两个 USB2.0 OTG 接口，每个最多支持 12 节点
• 两个 CAN2.0B 总线接口
• 两个 SD 卡、 SDIO、 MMC 兼容控制器
• 2 个 SPI， 2 个 UARTs， 2 个 I2C 接口
• 4 组 32bit GPIO， 54（ 32+22）作为 PS 系统 IO， 64 连接到 PL
• PS 内和 PS 到 PL 的高带宽连接

PL系统的主要参数

• 逻辑单元Logic Cells： 85K
• 查找表 LUTs: 53,200
• 触发器(flip-flops): 106,400
• 乘法器 18x25MACCs： 220
• Block RAM： 4.9 Mb
• 两个 AD 转换器,可以测量片上电压、温度感应和高达 17 外部差分输入通道， 1MBPS

四、PS端的外设

因为 ZYNQ 是由 ARM 系统 PS 部分和 FPGA 逡辑 PL 部分组成，开发板上有些外设是连接到 PS 的 IO 上，有些外设是连接到开发板的 PL 的 IO 上。

1、QSPI FLASH

FLASH 连接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上，在系统设计中需要配置这些 PS 端的 GPIO 口功能为 QSPI FLASH 接口

2、DDR3 DRAM

开収板上配有两个Micron的4Gbit（ 512MB） 的DDR3芯片(共计8Gbit)，型号为MT41J256M16HA-125（兼容MT41J256M16RA-125）。 DDR的总线宽度共为32bit。DDR3 SDRAM的最高运行速度可达533MHz(数据速率1066Mbps)。该DDR3存储系统直接连接到了ZYNQ处理系统（ PS）的BANK 502的存储器接口上。

3、以太网接口

开发板上通过 Realtek RTL8211E-VL 以太网 PHY 芯片用户提供网络通信服务，以太网 PHY 芯片是连接到 ZYNQ 的 PS 端 BANK501 的 GPIO 接口上。RTL8211E-VL 上电会检测一些特定的 IO 的电平状态，从而确定自己的工作模式。

当网络连接到千兆以太网时，FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RGMII总线通信，传输时钟为 125Mhz，数据在时钟的上升沿和下降样采样。
当网络连接到百兆以太网时， FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RMII总线通信，传输时钟为 25Mhz。数据在时钟的上升沿和下降样采样。

ZYNQ与以太网PHY芯片连接示意图如下：

4、SD卡槽

AX7020开収板包含了一个Micro型的SD卡接口，以提供用户访问SD卡存储器，用于存
储ZYNQ芯片的BOOT程序， Linux操作系统内核, 文件系统以及其它的用户数据文件。

五、理解

ZYNQ 是由 ARM 系统 PS 部分和 FPGA 逻辑PL 部分组成，它们自己通过不同的软件和方法编写自己的，然后通过通讯接口进行数据交互。