TDC综述(二)——基于FPGA的TDC关键技术

文章目录

  • 2.1 粗计数模块
  • 2.2 相移时钟
    • 2.2.1 Oversampling
    • 2.2.2 Phase Detection
  • 2.3 抽头延迟链
    • 2.3.1 Single TDL
    • 2.3.2 Multiple-Chain TDL
    • 2.3.3 Hybrid TDL
  • 2.3 差分延迟链
    • 2.3.1 2-D TDL
    • 2.3.2 Ring Oscillators
  • 2.4 脉冲收缩

2.1 粗计数模块

  • 粗计数模块是TDC的基础。[35-37]是其实施实例。这一结构可以使用半加器和寄存器(用于在每一系统时钟周期存储和更新计数器的值)实现。主要有两种变体。第一种,计数寄存器从零开始计数,当检测到有效输入信号时,在该时钟周期增长计数值,即被测信号,后文中称为HIT。第二种ÿ

你可能感兴趣的:(TDC,TDC,FPGA,关键技术)