DDR3(MT41K512M16HA-125IT)

1.结构（16bit位宽，一共有8个BANK）

容量计算=2^16*2^3*2^10*16bit=8Gb=1GB

图中64Meg的意思：地址数量是64*10^6这么多，但是一个地址是包含16bit数据=所以可得数据容量

2.-125为速度频率

3.MIG

不仅包括RTL,还包括XDC约束文件。

 IP核的名字

——一个控制器

AXI4 interface ——一般不勾选

clock period——DDR3和FPGA相连的差分时钟的频率（接口频率），一般根据FPGA性能而定。

k7_325T的一般也可以达到800M.

4:1——换算到用户逻辑时钟200M.

memory type——components(就是黑色的一小块DDR3 CHIP,其他选项就是绿色的卡的那种样子的类型)

memory part——自定义的参数

—— 

 

 ——这里特别提醒一下：

物理Bank（Rank) 是多个芯片组成的内存条上出现的概念，由于处理器的数据位宽一般是32/64bits，而单个芯片的位宽等于其内部单个存储阵列的位宽4/8/16，所以需要多个芯片组合起来才能提供CPU需要的数据。

 板卡上如果有只有一片DDR3，这里就设置16bit就行，如果4片DDR3那么位宽就是16bitX4=64bit。

ECC: ECC 校验使能，数据位宽为 72 位的时候才能使用。

Data Mask： 数据屏蔽管脚使能。勾选它才会产生屏蔽信号。

Number of Bank Machines： Bank Machine 的数量是用来对具体的每个或某几个来单独控制的，选择多了控制效率就会高，相应的占用的资源也多。若DDR3 芯片是八个 bank，这里选择 4 个，则平均一个 Bank Machine 控制两个BANK。

ORDERING： 该信号用来决定 MIG 控制器是否可以对它收到的指令进行重新排序，选择 Normal 则允许，Strict 则禁止。本实验选择 Normal，从而获得更高效率。

该时钟为上图中DDR3 IP核SYSCLKP/SYSCLKN时钟, 这是输入给MIG 核的时钟，IP核内部会自己调用pll和MMCM 来产生自己的工作时钟。

他的时钟类型由于是内部自己生成的，所以不选择单端或者差分时钟。

本实验选择200MHz，选择这个时钟频率的好处是Reference clock（上图时钟树直接硬性规定200M）可以直接选择使用system clock,也可以

Reference Clock： MIG IP 核参考时钟。同样选择1.“No Buffer”，将由时钟模块生成，（上图时钟树直接硬性规定200M）可以直接选择使用2.system clock,也可以

Read Burst Type and Length： 突发类型选择，突发类型有顺序突发和交叉突发两种，本次选择顺序突发（Sequential），其突发长度固定为 8。