fifo复位问题

一次笔者在调试K7和5EV模块通信时候遇到fifo状态异常问题。
K7现象:full和empty均拉高。
5EV现象:empty拉高,full拉低,但是写信号已经产生。
问题原因:fifo的复位来的太早,而随路时钟来的太晚导致,因为fifo的写时钟是外部器件产生的。
阅读pg057时候发现127页说复位的时候必须有时钟,虽然是异步复位,如果没有,需要在时钟到来后再次复位。

你可能感兴趣的:(fpga开发)