【科普贴】SPI接口详解

一、SPI接口简介

SPI接口是一种同步串行总线(Serial Peripheral Interface)多用于Flash存储器(如NOR Flash&Nand Flash),ADC、LCD控制器等外围器件的通讯接口。大大增强了处理器的外设扩展能力。
SPI接口缩写
SSEL:slave select,常常也被写作CS(chip select)或SS(slave select)
SCK:serial clock,常常也写作SCLK或SCL
MISO:master input slave output,常常被简写为SO(slave output,也有说是serial output)
MOSI:master output slave input,常常被简写为SI(slave input,也有说是serial input)
【科普贴】SPI接口详解_第1张图片
在SPI总线上,当一个主机和多个从机进行通讯时,通过CS来选择和那个设备进行通讯,可以将CS理解为enable信号,低电平有效。当多个从机存在时,这就要求从机的MISO口具有三态特性,使得该接口在器件未被选通时表现为高阻抗。当前多数SPI设备在不做通讯时,默认的状态通常就是高阻抗状态。
如下图是某个SPI Nand Flash中的Timing图。
【科普贴】SPI接口详解_第2张图片
SPI接口通常少有被用作一主多从的状态。常常被用作一对一的SPI通讯,常常的连接方式如下方式。
【科普贴】SPI接口详解_第3张图片

二、SPI通讯方式

标准的SPI通讯协议,通常会采用时钟的极性和采样的相位,将SPI分为四种工作模式
说人话就是:时钟的空闲状态分为高电平和低电平两种状态。采样方式可以选择上升沿采样或者是下降沿采样两种方式,进行排列组合就是四种状态。详细见下。
【科普贴】SPI接口详解_第4张图片
通常设备手册是中会描述SPI设备支持那些模式。下图是某家SPI NAND所支持的SPI模式。
下图中
CPOL :Clock Polarity(时钟极性 )
CPHA :Clock Phase(时钟相位)
时钟极性(CPOL)对传输协议没有重大的影响。如果CPOL=0,串行同步时钟的空闲状态为低电平;如果CPOL=1,串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=0,在串行同步时钟的第一个跳变沿(上升或下降)数据被采样;如果CPHA=1,在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。
输入数据在上升沿的时候保持,数据在下降沿的时候允许变化。说白了就是上升沿采样。 【科普贴】SPI接口详解_第5张图片
SPI通讯常用到的被分为四种通讯方式1)单线模式,2)标准模式,3)双线模式,4)四线模式,各自的应用场景不同。SPI标准模式上面有介绍过这里不过多累述。
SPI单线通讯模式
SPI单线模式是将原来的两根数据线改成一根,通讯方式变成了半双工的通讯方式,在接线上,只需要三根线分别是SCLK、I/O、CS。时钟频率通常可以做到10MHz
【科普贴】SPI接口详解_第6张图片
SPI双线通讯模式(Dual SPI)
SPI双线模式,是将原来的SI、SO两个数据线单线数据线,改成双向数据线。也是一种半双工的通讯模式。下图是某家SPI NAND中对于这种模式的描述。
在这里插入图片描述
SPI四线通讯模式
SPI四线模式,通常是Flash使用较多,SPI NOR Flash和SPI NAND Flash都有使用,这种方式是将SI、SO、WP、HOLD全部改成双向IO进行通讯。也是一种半双工通讯模式。下图是某家SPI NAND中对于这种模式的描述。
在这里插入图片描述

你可能感兴趣的:(通讯协议,嵌入式硬件)