cmos逻辑门传输延迟时间_MOS管设计知识:传输管TG的原理及组合逻辑延时分析

cmos逻辑门传输延迟时间_MOS管设计知识:传输管TG的原理及组合逻辑延时分析_第1张图片

1、MOS的基本性质

MOS,即场效应管,四端器件,S、D、G、B四个端口可以实现开和关的逻辑状态,进而实现基本的逻辑门。NMOS和PMOS具有明显的对偶特性:NMOS高电平打开(默认为增强型,使用的是硅栅自对准工艺,耗尽型器件这里不涉及),PMOS低电平打开。在忽略方向的情况下,采用共S极接法,有如下特性:

cmos逻辑门传输延迟时间_MOS管设计知识:传输管TG的原理及组合逻辑延时分析_第2张图片

第一张图是Vds随Vgs变化的情况,用于描述开关特性。后面的逻辑分析一般基于这个原理。

第二张图是Ids随Vds变化的情况的简图,用于描述MOS的静态特性。

MOS的静态特性由两个区域决定:线性区和饱和区。

前者一般是动态功耗的主要原因,后者是静态电压摆幅的决定因素。

线性区有:Id=μCoxW/L[(Vgs-Vth)Vds-1/2Vds^2]

饱和区有:Id=1/2μCoxW/L(Vgs-Vth)^2

后面的M

你可能感兴趣的:(cmos逻辑门传输延迟时间,流水灯verilog实验原理)