stm32学习笔记 PWR

PWR

STM32的工作电压(VDD)为2.0~3.6V。通过内置的电压调节器提供所需的1.8V电源。
当主电源VDD掉电后，通过VBAτ脚为实时时钟(RTC)和备份寄存器提供电源。


__WFI(); 为arm内核的指令

PWR 函数
PWR_DeInit 将外设 PWR 寄存器重设为缺省值
PWR_BackupAccessCmd 使能或者失能 RTC 和后备寄存器访问
PWR_PVDCmd 使能或者失能可编程电压探测器（PVD）
PWR_PVDLevelConfig 设置 PVD 的探测电压阈值
PWR_WakeUpPinCmd 使能或者失能唤醒管脚功能
PWR_EnterSTOPMode 进入停止（STOP）模式
PWR_EnterSTANDBYMode 进入待命（STANDBY）模式
PWR_GetFlagStatus 检查指定 PWR 标志位设置与否
PWR_ClearFlag 清除 PWR 的待处理标志位

---

函数名 PWR_EnterSTOPMode
函数原形 void PWR_EnterSTOPMode(u32 PWR_Regulator, u8 PWR_STOPEntry)
功能描述 进入停止（STOP）模式
输入参数 1 PWR_Regulator: 电压转换器在停止模式下的状态
参阅 Section：PWR_ Regulator 查阅更多该参数允许取值范围
输入参数 2 PWR_STOPEntry: 选择使用指令 WFE 还是 WFI 来进入停止模式
参阅 Section：PWR_STOPEntry 查阅更多该参数允许取值范围
输出参数 无
返回值 无
先决条件 无
被调用函数 __WFI(), __WFE()
PWR_Regulator
该参数设置了电压转换器在停止模式下的状态（见Table 330.）
Table 330. PWR_Regulator 值
PWR_Regulator 描述
PWR_Regulator_ON 停止模式下电压转换器 ON
PWR_Regulator_LowPower 停止模式下电压转换器进入低功耗模式
PWR_STOPEntry
该参数选择使用指令 WFE 还是 WFI 来进入停止模式（见 Table 331.）
Table 331. PWR_Regulator 值
PWR_STOPEntry 描述
PWR_STOPEntry_WFI 使用指令 WFI 来进入停止模式
PWR_STOPEntry_WFE 使用指令 WFE 来进入停止模式

在stop模式下吗，唤醒时钟为HSI
待机模式下唤醒后与重启没什么区别

例子

	int main() {
		 led_ConfigurAction();
		 SysTick_ConfigurAction();
		 PE2_EXIT_ConfigurAction();
			while(1) {
				//操作
			}
		  //__WFI();  //任一中断可唤醒,  sleep模式
			
			
			RCC_APB1PeriphClockCmd(RCC_APB1Periph_PWR,ENABLE);  //时钟使能
			PWR_EnterSTOPMode(PWR_Regulator_LowPower, PWR_STOPEntry_WFI);  //停止模式下电压转换器进入低功耗模式,任一中断可唤醒
			 //，唤醒后时钟速度如果不是原来的频率
			 //可以把SetSysClockTo72  copy出来为另外一个函数调用
			 //SetSysClockTo72()   f4是没有这个函数，可以参考使用寄存器
			
			
			//待机模式
			PWR_EnterSTANDBYMode(); //进入待机模式，WKUP给上升沿就可唤醒，或者复位	
}

配置HSI寄存器代码

/**
  * @brief  Configures HSI as the System clock source
  **/  
void HSI_SetSysClock()
{
  __IO uint32_t HSIStartUpStatus = 0;
  
  RCC_DeInit();
 
  //set HSI
  RCC_HSICmd(ENABLE);
 
  HSIStartUpStatus = RCC->CR & RCC_CR_HSIRDY;
 
  if (HSIStartUpStatus == RCC_CR_HSIRDY)
  {    
    /* Select regulator voltage output Scale 1 mode */
     RCC->APB1ENR |= RCC_APB1ENR_PWREN;
     PWR->CR |= PWR_CR_VOS;
 
     // HCLK = SYSCLK / 1
     RCC_HCLKConfig(RCC_SYSCLK_Div1);
 
    /* HCLK = SYSCLK / 1*/
    RCC->CFGR |= RCC_CFGR_HPRE_DIV1;
 
#if defined(STM32F40_41xxx) || defined(STM32F427_437xx) || defined(STM32F429_439xx) ||  defined(STM32F412xG) || defined(STM32F446xx) || defined(STM32F469_479xx)    
    /* PCLK2 = HCLK / 2*/
    RCC->CFGR |= RCC_CFGR_PPRE2_DIV2;
    
    /* PCLK1 = HCLK / 4*/
    RCC->CFGR |= RCC_CFGR_PPRE1_DIV4;
#endif /* STM32F40_41xxx || STM32F427_437x || STM32F429_439xx  || STM32F412xG || STM32F446xx || STM32F469_479xx */
 
#if defined(STM32F401xx) || defined(STM32F413_423xx)
    /* PCLK2 = HCLK / 1*/
    RCC->CFGR |= RCC_CFGR_PPRE2_DIV1;
    
    /* PCLK1 = HCLK / 2*/
    RCC->CFGR |= RCC_CFGR_PPRE1_DIV2;
#endif /* STM32F401xx || STM32F413_423xx */
 
    #if defined(STM32F40_41xxx) || defined(STM32F427_437xx) || defined(STM32F429_439xx) || defined(STM32F401xx) || defined(STM32F469_479xx)    
    /* Configure the main PLL */
    RCC->PLLCFGR = HSI_PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
                   (RCC_PLLCFGR_PLLSRC_HSI) | (PLL_Q << 24);
#endif /* STM32F40_41xxx || STM32F401xx || STM32F427_437x || STM32F429_439xx || STM32F469_479xx */
 
#if  defined(STM32F412xG) || defined(STM32F413_423xx) || defined(STM32F446xx)
    /* Configure the main PLL */
    RCC->PLLCFGR = HSI_PLL_M | (PLL_N << 6) | (((PLL_P >> 1) -1) << 16) |
                   (RCC_PLLCFGR_PLLSRC_HSI) | (PLL_Q << 24) | (PLL_R << 28);
#endif /* STM32F412xG || STM32F413_423xx || STM32F446xx */
    
    /* Enable the main PLL */
    RCC->CR |= RCC_CR_PLLON;
    /* Wait till the main PLL is ready */
    while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET) {
    }
 
    #if defined(STM32F427_437xx) || defined(STM32F429_439xx) || defined(STM32F446xx) || defined(STM32F469_479xx)
    /* Enable the Over-drive to extend the clock frequency to 180 Mhz */
    PWR->CR |= PWR_CR_ODEN;
    while((PWR->CSR & PWR_CSR_ODRDY) == 0)
    {
    }
    PWR->CR |= PWR_CR_ODSWEN;
    while((PWR->CSR & PWR_CSR_ODSWRDY) == 0)
    {
    }      
    /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN |FLASH_ACR_DCEN |FLASH_ACR_LATENCY_5WS;
#endif /* STM32F427_437x || STM32F429_439xx || STM32F446xx || STM32F469_479xx */
 
#if defined(STM32F40_41xxx)  || defined(STM32F412xG)  
    /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN |FLASH_ACR_DCEN |FLASH_ACR_LATENCY_5WS;
#endif /* STM32F40_41xxx  || STM32F412xG */
 
#if defined(STM32F413_423xx)  
    /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN |FLASH_ACR_DCEN |FLASH_ACR_LATENCY_3WS;
#endif /* STM32F413_423xx */
 
#if defined(STM32F401xx)
    /* Configure Flash prefetch, Instruction cache, Data cache and wait state */
    FLASH->ACR = FLASH_ACR_PRFTEN | FLASH_ACR_ICEN |FLASH_ACR_DCEN |FLASH_ACR_LATENCY_2WS;
#endif /* STM32F401xx */
 
    /* Select the main PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= RCC_CFGR_SW_PLL;
 
    /* Wait till the main PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS ) != RCC_CFGR_SWS_PLL);
    {
    }
  }
}