FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通

FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第1张图片

 60m写入异步ram,再用100M从ram中读出FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第2张图片

 写地址转换为格雷码后,打两拍和读地址判断是否空产生。相反读地址来判断是否满产生。

FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第3张图片

 分割同步模块

FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第4张图片

 FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第5张图片

 asic时钟的门控时钟,fpga是不推荐采用门控时钟的,有很多方法移除fpga的时钟选通。

FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第6张图片

 如果是asic采用门控,fpga不采用

FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第7张图片

 FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第8张图片

 FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第9张图片

 不是在内部

内部就一个ram双口的

FPGA应用学习-----FIFO双口ram解决时钟域+asic样机的时钟选通_第10张图片

 相位控制!!!

你可能感兴趣的:(fpga开发,学习)