eachanm
eachanm

复现基于PYNQ-Z2的手写数字识别卷积加速器设计

来源雪天鱼

基于PYNQ-Z2的手写数字识别卷积加速器设计【持续更新】_雪天鱼的博客-CSDN博客

一、设计思路

复现基于PYNQ-Z2的手写数字识别卷积加速器设计_第1张图片

 1、输入28 x 28 的图片，非png格式，而是txt格式，将图片数据进行量化，存入到txt文件当中。

2、在PL端实现卷积神经网络LeNet-5，纯verilog实现，包括卷积层，激活层，池化层，全连接层。

3、在PS端输出识别的结果。

LeNet-5神经网络

卷积：28 X 28的图片，我们采用6个5X5的卷积核，卷积后得到6个24X24的图片通道 。

激活：将输出结果做非线性变换。

池化：2X2的最大池化，即将24X24的图片缩小成12X12，表征特征信息

再卷积 ： 再用12个5X5的卷积核进行卷积12X12的图片，提高特征的表达维度，得到12个8X8的通道。

再激活

再池化：2X2的最大池化，即将12个8X8的图片缩小成12个4X4

展开图片成为一维的12X4X4 = 192

进入全连接层，采用10分类输出结果。

复现基于PYNQ-Z2的手写数字识别卷积加速器设计_第2张图片

模型INT8量化

 

你可能感兴趣的:(FPGA,verilog,fpga)

  • FPGA行业三大岗位详细介绍，0基础入门必读 博览鸿蒙 FPGAfpga开发
    很多人想要转行FPGA，但不知道该如何选择岗位，也不了解这些岗位的具体工作内容以及需要哪些技能？选择合适的岗位对职业发展至关重要，尤其是在FPGA行业，选择时需要根据自己的条件和兴趣来定位岗位。前端设计工程师读文档，写文档：数字前端设计工程师需要阅读大量的协议文档，如PCIe、Ethernet、USB等，文档内容涉及到硬件协议、设计需求等。工作中，文档的编写和理解是非常重要的，比如Function
  • 绿色算力网络构建与智能调度实践 智能计算研究中心 其他
    内容概要绿色算力网络的构建需以能效优化为核心，通过智能调度系统实现算力资源的高效整合与动态分配。当前架构设计包含三大核心模块：异构计算集群（涵盖GPU、FPGA及量子计算单元）、跨区域网络互联协议（适配东数西算的传输需求）以及能耗监测平台（基于实时数据建模的碳足迹追踪）。下表示例展示了典型算力节点的关键参数对比：节点类型计算密度(TFLOPS/m²)功耗比(TOPS/W)延迟控制(ms)量子计算集
  • 算力安全创新驱动未来趋势endofsentence 智能计算研究中心 其他
    内容概要算力安全与技术创新正在重塑全球算力生态，其核心驱动力来自异构计算、边缘计算及量子计算等前沿技术的深度融合。当前算力架构正经历从集中式向分布式演进，通过异构加速芯片、动态资源调度算法及绿色能效优化，显著提升算力基础设施的可扩展性与可靠性。例如，异构计算通过CPU、GPU、FPGA的协同加速，使复杂模型训练效率提升40%以上。关键数据：根据IDC预测，到2025年全球智能算力需求将增长30倍，
  • 基于 Verilog 的经典数字电路设计（1）加法器 新芯设计 1专栏革新中禁止订阅！！！FPGAVerilog加法器数字IC设计IC
    基于Verilog的经典数字电路设计（1）加法器版权所有，新芯设计，转载文章，请注来源引言一、半加器的Verilog代码实现和RTL电路实现一、全加器的Verilog代码实现和RTL电路实现引言  加法器是非常重要的，它不仅是其它复杂算术运算的基础，也是CPU中ALU的核心部件（全加器）。两个二进制数之间的算术逻辑运算例如加减乘除，在数字计算机中都是化为若干步加法操作进行的，因此，学好数字电路，从
  • FPGA学习——verilog捕捉信号上升沿下降沿 or_to FPGAfpga开发学习
    在FPGA使用中，常常需要进行信号的边沿检测，如在串口通信中，需要检测接收信号的下降沿来判断串口的的起始位。常用的方法就是：设计两个一位的寄存器，用来接收被检测的信号，系统时钟来一次记一次输入信号，如果用了两个寄存器直接异或就可以了；使用高频的时钟对信号进行采样，因此要实现上升沿检测，时钟频率至少要在信号最高频率的2倍以上，否则就可能出现漏检测。代码如下：moduleedge_detect(sys
  • IBUF和BUFG 起床学FPGA fpga开发
    在代码中，DATA_IN和CLK_IN都通过IBUF实例进行缓冲。IBUF负责将外部信号转换到FPGA内部标准并驱动内部信号线。这不仅在物理上是必要的一步（没有IBUF就无法直接驱动内部逻辑），而且还允许我们指定引脚的约束（如电平标准等）。BUFG全局时钟缓冲：bufg_clk实例将时钟连接到了全局时钟网络。这样做的直接好处是降低时钟的偏斜(skew)和抖动(jitter)。时钟偏斜指FPGA内不
  • FPGA学习篇——Verilog学习4（常见语句） ooo-p Verilog学习fpga开发学习
    1.1结构语句结构语句主要是initial语句和always语句，initial语句它在模块中只执行一次，而always语句则不断重复执行，以下是一个比较好解释的图:(图片来源于知乎博主罗成，画的很好很直观！)1.1.1initial语句initial语句它在模块中只执行一次。它常用于测试文件的编写，用来产生仿真测试信号(激励信号)，或者用于对存储器变量赋初值。语法格式：initialbegin.
  • FPGA学习笔记（二）Verilog语法初步学习(语法篇1) 贾saisai FPGA学习fpga开发学习1024程序员节
    FPGA系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）Verilog语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四）通过数码管学习顶层模块和例化的编写五、FPGA学习笔记（五）Testbench（测试平台）文件编写进行Modelsim仿真六、FPGA学习笔记（六）Modelsim单独仿真和Quartus
  • FPGA面试前该做哪些准备？一文为你讲解清楚 博览鸿蒙 FPGAfpga开发
    很多人在面试FPGA工程师岗位前感到焦虑，不知道该如何准备，尤其是第一次参加面试时更容易紧张。那么，FPGA面试前该做哪些准备？如何才能充分展现自己的能力？本文将从面试准备、技术要点和常见面试问题三个方面，帮助你理清思路，从容应对面试。一.了解FPGA设计流程在面试FPGA工程师岗位时，首先需要清楚FPGA开发的完整流程，从前期需求分析到最终实现的每个环节都可能成为面试官考察的重点。以下是一个典型
  • Verilog学习方法—基础入门篇（一） 博览鸿蒙 FPGAfpga开发
    前言：在FPGA开发中，VerilogHDL（硬件描述语言）是工程师必须掌握的一项基础技能。它不仅用于描述数字电路，还广泛应用于FPGA的逻辑设计与验证。对于初学者来说，掌握Verilog的核心概念和基本语法，是深入FPGA开发的第一步。本篇文章将从Verilog基础入门的角度，帮助你快速建立学习框架，逐步掌握Verilog的使用方法。1.了解Verilog的基本概念1.1什么是Verilog？V
  • FPGA 的 LBC 总线详解 美好的事情总会发生 接口FPGA嵌入式硬件硬件工程linux
    1.LBC总线的定义LBC总线（LocalBusController，局部总线控制器）是FPGA（现场可编程门阵列）中用于高速连接处理器核（如PowerPC、MicroBlaze）与外部设备的并行总线接口。核心作用：提供低延迟、高带宽的数据传输通道，支持处理器与外部存储器（如Flash、SRAM）、外设控制器（如GPIO、UART）的直接通信。典型应用：嵌入式系统、工业控制、通信设备中，用于扩展F
  • 高速PCB设计(布局规划) 四代目 水门 高速PCB设计学习笔记fpga开发嵌入式硬件
    高速PCB设计笔记以下基于用户提供的结构设计流程与高速PCB设计规范整合，结合行业最佳实践与信号完整性原则，总结关键设计要点：一、设计规划与功能梳理1.核心功能模块划分项目类型识别：明确单板类型（数字/模拟/射频/电源等），划分输入/输出模块、电源模块、信号处理模块、时钟/复位模块。核心器件定位：聚焦FPGA、DSP、高速ADC/DAC、时钟芯片等，优先布局以缩短关键信号路径。2.设计要求确认电源
  • 使用Modelsim手动仿真 寒听雪落 FPGA专栏_verilogfpga开发
    FPGA设计流程在设计输入之后，设计综合前进行RTL级仿真，称为综合前仿真，也称为前仿真或功能仿真。前仿真也就是纯粹的功能仿真，主旨在于验证电路的功能是否符合设计要求，其特点是不考虑电路门延迟与线延迟。在完成一个设计的代码编写工作之后，可以直接对代码进行仿真，检测源代码是否符合功能要求。这时，仿真的对象为HDL代码，可以比较直观的观察波形的变化，在设计的最初阶段发现问题，节省大量的精力。在布局布线
  • 【从零开始学习计算机科学】数字逻辑（五） Verilog HDL语言 贫苦游商 学习fpga开发数字逻辑verilogHDL硬件开发逻辑电路
    【从零开始学习计算机科学】数字逻辑（五）VerilogHDL语言VerilogHDL语言8位全加器8位计数器2位比较器三态驱动器VerilogHDL模块的结构模块声明。端口定义。信号类型。功能描述verilog描述级别verilog关键字verilog标识符编写VerilogHDL源代码的标准数据类型常量变量nets型变量register型变量reg型变量运算符及表达式算术运算符逻辑运算符位运算符
  • 基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证 CodeWG fpga开发matlab开发语言
    基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证图像处理是计算机视觉和图像识别领域的重要组成部分。其中，中值滤波是一种常用的图像去噪方法，广泛应用于图像增强、边缘检测和特征提取等任务中。本文将介绍基于FPGA的图像中值滤波Verilog实现，并通过MATLAB进行辅助验证。首先，我们需要了解什么是中值滤波。中值滤波是一种非线性滤波器，它的原理是将图像中每个像素的灰度值替换为该像素
  • EDA是什么？FPGA又是什么？ASIC呢？ cykaw2590 嵌入式fpga开发
    1.EDA（ElectronicDesignAutomation）EDA是电子设计自动化工具的总称，指一系列软件工具的集合，用于支持集成电路（IC）和电子系统的设计、仿真、验证和测试。EDA工具帮助工程师完成从电路设计、逻辑验证到版图生成的流程，用于自动化地完成原本手动执行的复杂设计任务。EDA工具的功能：电路设计：帮助创建数字和模拟电路的设计。仿真与验证：支持在芯片生产前验证逻辑功能。综合与优化
  • 高速图像采集卡设计原理图： 613-VU9P信号处理板卡 大嘴教授 信号处理fpga开发
    基于6UVPXC6678+XCVU9P的信号处理板卡一、板卡概述板卡基于6UVPX标准结构，包含一个C6678DSP芯片，一个XCVU9P高性能FPGA，双路HPCFMC。二、处理板技术指标•DSP处理器采用TI8核处理器TMS320C6678;•DSP外挂一组64bitDDR3颗粒，总容量2GB，数据速率1333Mb/s;•DSP采用EMIF16NorFlash加载模式，NorFlash容量32
  • 【vivado】debug相关时钟及其约束关系 liuchj04 XilinxSoCFPGAfpga开发
    一、前言在xilinxfpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。本文主要介绍debug过程中需要的时钟及各时钟之间的关系。二、debug相关时钟Vivado硬件管理器使用JTAG接口与VivadoDebug内核进行通信，DebugHub在FPGA器件的JTAG边界扫描（BSCAN）接口和VivadoDe
  • 【电路笔记 TMS320C6***DSP】外部存储器接口 A EMIFA向FPGA(作为异步存储器)写入数据的示例 FakeOccupational 硬件和移动端fpga开发笔记
    目录DSP和FPGA的连接DSP端：传输数据给FPGAFPGA端：接收数据EMIFA（ExternalMemoryInterfaceA）的“异步存储器”（AsynchronousMemory）指的是那些不与系统时钟同步进行读写操作的外部存储设备。这类存储器使用特定的控制信号（如芯片选择、输出使能、写使能等）来管理数据传输，而不是依赖于一个全局时钟信号。这意味着数据传输的时机是由控制信号的变化触发的
  • verilog练习：HRPWM 模块设计 啄缘之间 Verilog项目练习学习资料总结fpga开发学习svuvmverilog测试用例
    文章目录前言1.HRPWM代码示例：1.1关键设计说明：2.HRPWM温度补偿和动态校准2.1关键增强功能说明：2.2校准流程验证方法：2.3性能优化建议：前言需要考虑如何用SystemVerilog实现这些功能。首先，模块的输入输出端口应包括时钟、复位、占空比设置、使能信号，以及PWM输出。内部可能需要计数器、比较寄存器、MEP控制逻辑。MEP的实现可能需要一个微边沿计数器，在每个主时钟周期内生
  • 【国产FPGA入学必备】国产FPGA权威设计指南+配套FPGA图像视频教程 小眼睛FPGA fpga开发
    本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)一、《国产FPGA权威设计指南》简介为更好地服务广大FPGA工程师和高等学校师生，2025，紫光同创携手金牌方案提供商小眼睛科技，组织了数十位应用技术专家，共同编写《国产FPGA权威设计指南》。本书系统地介绍紫光同创FPGA的开发与应用，详细阐述FPGA开发的各个方面，从基础原
  • FPGA开发，使用Deepseek V3还是R1（2）：V3和R1的区别 LeeConstantine 用Deepseek开发FPGAfpga开发
    以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3还是R1（3）：系统级与RTL级FPGA开发，使用DeepseekV3还是R1（4）：Deepseek参数配置FPGA开发，使用DeepseekV3还是R1（5）：temperature设置FPG
  • 【安路科技FPGA软件TangDynasty】避坑总结和心得 月薪不过亿 fpga开发科技
    前面的话作为为数不多的几个“纯国产化”的FPGA芯片，安路科技的FPGA芯片在军工领域有着很大的号召力。平心而论，安路科技的FPGA只能说够用，在速度越来越快资源越来越丰富的FPGA领域，真正干大活，还得是别家，甚至很多场景下只能用xilinx家或者altera的，哦不，是AMD和INTEL家的。本文主要总结一下在使用安路FPGA以及安路TD软件这些年来踩过的坑、那些反直觉的使用体验以及一些设计心
  • 【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡 北京青翼科技 图像处理产品图像处理信号处理人工智能智能硬件
    产品概述PCIE737是一款基于PCIE总线架构的KU115FPGA的12路光纤通道处理平台，该板卡具有1个PCIeGen3x8主机接口、3个QSFP+40G光纤接口，可以实现3路QSFP+40G光纤的数据实时采集、实时缓存与PCIE高速传输。该板卡采用Xilinx的高性能KintexUltraScale系列FPGAXCKU115作为主处理器，板载4组独立的64位DDR4SDRAM超大容量数据缓存
  • 【FMC165】基于 VITA57.1 标准的 2 路 1GSPS 14 位 AD 采集、4 路 2.5G 16 位 DA 回放 FMC 子卡（100%国产化） 北京青翼科技 FMC子卡fpga开发人工智能图像处理信号处理AI编程
    FMC165是一款基于VITA57.1规范标准的，实现2路14-bit、1GSPSADC同步采集，4路16-bit2.5GSPSDAC同步回放功能的FMC子卡模块。该模块可直接与符合VITA57.1标准的FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9680国产替代品，该芯片具有两个模拟输入通道和4个JESD204B输出数据通道，可用于对高达2GHz的宽带模拟信号进行采样。板卡DAC器件
  • 测量纹波是否合格的标准是什么? CircuitWizard 硬件工程师成长之路硬件工程
    测量纹波是否合格需要结合具体应用场景和技术规范，以下为收集到的详细判断标准及分类说明：一、通用行业标准数字电路基础逻辑电路（如TTL/CMOS）：<100mVpp高速数字电路（DDR/FPGA）：<50mVpp处理器核心供电（如CPU/GPU）：<30mVpp注：高频噪声需额外控制在10mV以下模拟电路运算放大器电源轨：<10mVpp音频电路（DAC/ADC）：<5mVpp高精度传感器供电：<1m
  • 用verilog实现3-8译码器和全加器 珠泪美人鱼 fpga开发
    提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结提示：以下是本篇文章正文内容，下面案例可供参考一、用verilog实现3-8译码器首先在一个磁盘上创建一个文档。如下图：在文档中在创建两个文档来储存项目和代码。如图：之后在quartus上建好项目后，填写代码。代码如图：
  • FPGA的滤波器设计流程 LeeConstantine 用Deepseek开发FPGAfpga开发
    在FPGA滤波器设计中，合理的流程规划能显著提高设计效率和可靠性。以下是针对数字滤波器设计的结构化开发流程建议：一、设计前期准备阶段1.需求规格化（关键第一步）明确滤波参数：-采样率：100KS/s-截止频率：20KHz（低通）-阻带衰减：>40dB-实时性要求：处理延迟<5个采样周期确定硬件约束：//示例约束模板parameterCLK_FREQ=100_000_000;//100MHz主频pa
  • Xilinx FPGA用于QSFP模块调试的实战指南 不教书的塞涅卡
    本文还有配套的精品资源，点击获取简介：本项目旨在利用XilinxFPGA进行QSFP模块的调试，着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。QSFP作为数据中心和电信网络的高带宽传输解决方案，其调试在100Gbps时代尤为关键。通过此项目，开发者将掌握高速接口调试的核心技能，并提升在光通信系统中应用FPGA的专业能力。1.FPGA在电子设计中的应用1.1FPGA的基本
  • 深入解析：FIR滤波器在FPGA上的设计与实现全流程 king-agic FPGAfpga开发经验分享
    在FPGA中实现FIR（FiniteImpulseResponse）滤波器涉及多个步骤，包括滤波器设计、系数量化、硬件架构设计、HDL（HardwareDescriptionLanguage）编码、综合、布局布线以及验证。1.滤波器设计使用软件工具如MATLAB、Octave或者Python中的SciPy库来设计FIR滤波器。定义滤波器的规格，例如采样频率、截止频率、通带和阻带衰减等。生成滤波器的
  • Dom 周华华 JavaScripthtml
    <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd"> <html xmlns="http://www.w3.org/1999/xhtml&q
  • 【Spark九十六】RDD API之combineByKey bit1129 spark
    1. combineByKey函数的运行机制   RDD提供了很多针对元素类型为(K,V)的API，这些API封装在PairRDDFunctions类中，通过Scala隐式转换使用。这些API实现上是借助于combineByKey实现的。combineByKey函数本身也是RDD开放给Spark开发人员使用的API之一   首先看一下combineByKey的方法说明：
  • msyql设置密码报错：ERROR 1372 (HY000): 解决方法详解 daizj mysql设置密码
    MySql给用户设置权限同时指定访问密码时，会提示如下错误： ERROR 1372 (HY000): Password hash should be a 41-digit hexadecimal number；   问题原因：你输入的密码是明文。不允许这么输入。   解决办法：用select password('你想输入的密码');查询出你的密码对应的字符串， 然后
  • 路漫漫其修远兮 吾将上下而求索 周凡杨 学习 思索
    王国维在他的《人间词话》中曾经概括了为学的三种境界古今之成大事业、大学问者，罔不经过三种之境界。“昨夜西风凋碧树。独上高楼，望尽天涯路。”此第一境界也。“衣带渐宽终不悔，为伊消得人憔悴。”此第二境界也。“众里寻他千百度，蓦然回首，那人却在灯火阑珊处。”此第三境界也。学习技术，这也是你必须经历的三种境界。第一层境界是说，学习的路是漫漫的，你必须做好充分的思想准备，如果半途而废还不如不要开始。这里，注
  • Hadoop(二)对话单的操作 朱辉辉33 hadoop
    Debug： 1、 A = LOAD '/user/hue/task.txt' USING PigStorage(' ') AS (col1,col2,col3); DUMP A; //输出结果前几行示例： (>ggsnPDPRecord(21),,) (-->recordType(0),,) (-->networkInitiation(1),,)
  • web报表工具FineReport常用函数的用法总结（日期和时间函数） 老A不折腾 finereport报表工具web开发
    web报表工具FineReport常用函数的用法总结（日期和时间函数）   说明：凡函数中以日期作为参数因子的，其中日期的形式都必须是yy/mm/dd。而且必须用英文环境下双引号(" ")引用。   DATE DATE(year,month,day):返回一个表示某一特定日期的系列数。 Year:代表年，可为一到四位数。 Month:代表月份。
  • c++ 宏定义中的##操作符 墙头上一根草 C++
    #与##在宏定义中的--宏展开 #include <stdio.h> #define f(a,b) a##b #define g(a)   #a #define h(a) g(a) int main() {       &nbs
  • 分析Spring源代码之，DI的实现 aijuans springDI现源代码
    (转) 分析Spring源代码之，DI的实现 2012/1/3 by tony                 接着上次的讲，以下这个sample [java]  view plain copy print
  • for循环的进化 alxw4616 JavaScript
    // for循环的进化 // 菜鸟 for (var i = 0; i < Things.length ; i++) { // Things[i] } // 老鸟 for (var i = 0, len = Things.length; i < len; i++) { // Things[i] } // 大师 for (var i = Things.le
  • 网络编程Socket和ServerSocket简单的使用 百合不是茶 网络编程基础IP地址端口
      网络编程;TCP/IP协议   网络:实现计算机之间的信息共享,数据资源的交换   协议:数据交换需要遵守的一种协议,按照约定的数据格式等写出去   端口:用于计算机之间的通信      每运行一个程序，系统会分配一个编号给该程序，作为和外界交换数据的唯一标识 0~65535   查看被使用的
  • JDK1.5 生产消费者 bijian1013 javathread生产消费者java多线程
    ArrayBlockingQueue：        一个由数组支持的有界阻塞队列。此队列按 FIFO（先进先出）原则对元素进行排序。队列的头部 是在队列中存在时间最长的元素。队列的尾部 是在队列中存在时间最短的元素。新元素插入到队列的尾部，队列检索操作则是从队列头部开始获得元素。 ArrayBlockingQueue的常用方法：
  • JAVA版身份证获取性别、出生日期及年龄 bijian1013 java性别出生日期年龄
            工作中需要根据身份证获取性别、出生日期及年龄，且要还要支持15位长度的身份证号码，网上搜索了一下，经过测试好像多少存在点问题，干脆自已写一个。 CertificateNo.java package com.bijian.study; import java.util.Calendar; import
  • 【Java范型六】范型与枚举 bit1129 java
    首先，枚举类型的定义不能带有类型参数，所以，不能把枚举类型定义为范型枚举类，例如下面的枚举类定义是有编译错的   public enum EnumGenerics<T> { //编译错，提示枚举不能带有范型参数 OK, ERROR; public <T> T get(T type) { return null;
  • 【Nginx五】Nginx常用日志格式含义 bit1129 nginx
    1. log_format 1.1 log_format指令用于指定日志的格式，格式：   log_format name(格式名称) type(格式样式)   1.2 如下是一个常用的Nginx日志格式：   log_format main '[$time_local]|$request_time|$status|$body_bytes
  • Lua 语言 15 分钟快速入门 ronin47 lua 基础
    - - 单行注释 - - [[      [多行注释] - - ]]   - - - - - - - - - - - 1. 变量 & 控制流 - - - - - - - - - - num = 23 - - 数字都是双精度 str = 'aspythonstring'
  • java-35.求一个矩阵中最大的二维矩阵 ( 元素和最大 ) bylijinnan java
    the idea is from: http://blog.csdn.net/zhanxinhang/article/details/6731134 public class MaxSubMatrix { /**see http://blog.csdn.net/zhanxinhang/article/details/6731134 * Q35 求一个矩阵中最大的二维
  • mongoDB文档型数据库特点 开窍的石头 mongoDB文档型数据库特点
    MongoDD: 文档型数据库存储的是Bson文档-->json的二进制 特点：内部是执行引擎是js解释器，把文档转成Bson结构，在查询时转换成js对象。 mongoDB传统型数据库对比    传统类型数据库：结构化数据，定好了表结构后每一个内容符合表结构的。也就是说每一行每一列的数据都是一样的    文档型数据库：不用定好数据结构，
  • [毕业季节]欢迎广大毕业生加入JAVA程序员的行列 comsci java
        一年一度的毕业季来临了。。。。。。。。      正在投简历的学弟学妹们。。。如果觉得学校推荐的单位和公司不适合自己的兴趣和专业，可以考虑来我们软件行业，做一名职业程序员。。。      软件行业的开发工具中，对初学者最友好的就是JAVA语言了，网络上不仅仅有大量的
  • PHP操作Excel – PHPExcel 基本用法详解 cuiyadll PHPExcel
    导出excel属性设置//Include classrequire_once('Classes/PHPExcel.php');require_once('Classes/PHPExcel/Writer/Excel2007.php');$objPHPExcel = new PHPExcel();//Set properties 设置文件属性$objPHPExcel->getProperties
  • IBM Webshpere MQ Client User Issue (MCAUSER) darrenzhu IBMjmsuserMQMCAUSER
    IBM MQ JMS Client去连接远端MQ Server的时候，需要提供User和Password吗？ 答案是根据情况而定，取决于所定义的Channel里面的属性Message channel agent user identifier (MCAUSER)的设置。 http://stackoverflow.com/questions/20209429/how-mca-user-i
  • 网线的接法 dcj3sjt126com
    一、PC连HUB (直连线)A端：（标准568B）：白橙，橙，白绿，蓝，白蓝，绿，白棕，棕。 B端：（标准568B）：白橙，橙，白绿，蓝，白蓝，绿，白棕，棕。 二、PC连PC （交叉线）A端：(568A)： 白绿，绿，白橙，蓝，白蓝，橙，白棕，棕； B端：（标准568B）：白橙，橙，白绿，蓝，白蓝，绿，白棕，棕。 三、HUB连HUB&nb
  • Vimium插件让键盘党像操作Vim一样操作Chrome dcj3sjt126com chromevim
    什么是键盘党？ 键盘党是指尽可能将所有电脑操作用键盘来完成，而不去动鼠标的人。鼠标应该说是新手们的最爱，很直观，指哪点哪，很听话！不过常常使用电脑的人，如果一直使用鼠标的话，手会发酸，因为操作鼠标的时候，手臂不是在一个自然的状态，臂肌会处于绷紧状态。而使用键盘则双手是放松状态，只有手指在动。而且尽量少的从鼠标移动到键盘来回操作，也省不少事。 在chrome里安装 vimium 插件
  • MongoDB查询（2）——数组查询[六] eksliang mongodbMongoDB查询数组
    MongoDB查询数组 转载请出自出处：http://eksliang.iteye.com/blog/2177292 一、概述  MongoDB查询数组与查询标量值是一样的，例如，有一个水果列表，如下所示： > db.food.find() { "_id" : "001", "fruits" : [ "苹
  • cordova读写文件（1） gundumw100 JavaScriptCordova
    使用cordova可以很方便的在手机sdcard中读写文件。 首先需要安装cordova插件：file 命令为： cordova plugin add org.apache.cordova.file 然后就可以读写文件了，这里我先是写入一个文件，具体的JS代码为： var datas=null;//datas need write var directory=&
  • HTML5 FormData 进行文件jquery ajax 上传 到又拍云 ileson jqueryAjaxhtml5FormData
    html5 新东西：FormData  可以提交二进制数据。 页面test.html <!DOCTYPE> <html> <head> <title> formdata file jquery ajax upload</title> </head> <body> <
  • swift appearanceWhenContainedIn:(version1.2 xcode6.4) 啸笑天 version
      swift1.2中没有oc中对应的方法： + (instancetype)appearanceWhenContainedIn:(Class <UIAppearanceContainer>)ContainerClass, ... NS_REQUIRES_NIL_TERMINATION;  解决方法： 在swift项目中新建oc类如下： #import &
  • java实现SMTP邮件服务器 macroli java编程
    电子邮件传递可以由多种协议来实现。目前，在Internet 网上最流行的三种电子邮件协议是SMTP、POP3 和 IMAP，下面分别简单介绍。 　　◆ SMTP 协议 　　简单邮件传输协议(Simple Mail Transfer Protocol,SMTP)是一个运行在TCP/IP之上的协议，用它发送和接收电子邮件。SMTP 服务器在默认端口25上监听。SMTP客户使用一组简单的、基于文本的
  • mongodb group by having where 查询sql qiaolevip 每天进步一点点学习永无止境mongo纵观千象
    SELECT cust_id, SUM(price) as total FROM orders WHERE status = 'A' GROUP BY cust_id HAVING total > 250 db.orders.aggregate( [ { $match: { status: 'A' } }, { $group: {
  • Struts2 Pojo（六） Luob. POJOstrust2
    注意：附件中有完整案例 1.采用POJO对象的方法进行赋值和传值 2.web配置 <?xml version="1.0" encoding="UTF-8"?> <web-app version="2.5" xmlns="http://java.sun.com/xml/ns/javaee&q
  • struts2步骤 wuai struts
    1、添加jar包 2、在web.xml中配置过滤器 <filter>        <filter-name>struts2</filter-name>        <filter-class>org.apache.st
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他