STM32-深入理解时钟系统

文章目录

一、RCC主要作用——时钟部分

二、STM32的时钟源和时钟树分析

2.1、时钟源

2.2、时钟树

2.2.1、HSE高速外部时钟信号

2.2.2、PLL时钟源

2.2.3、PLL时钟PLLCLK

2.2.4、系统时钟SYSCLK

2.2.5、AHB总线时钟HCLK

2.2.6、APB2总线时钟HCLK2

2.2.7、APB1总线时钟HCLK1

2.3、其他时钟

2.3.1、USB时钟

2.3.2、Cortex系统时钟

2.3.3、ADC时钟

2.3.4、RTC时钟、独立看门狗时钟

2.3.5、MCO时钟输出

---

一、RCC主要作用——时钟部分

时钟设置：

• 设置系统时钟SYSCLK
• 设置AHB分频因子（决定HCLK等于多少
• 设置APB2分频因子（决定PCLK2等于多少）
• 设置APB1分频因子（决定PCLK1等于多少）
• 设置各个外设的分频因子
• 控制AHB、APB2和APB1这3条总线时钟的开启、控制每个外设的时钟的开启。

对于SYSCLK、HCLK、PCLK2、PCLK1这4个时钟的配置：

• PCLK2 = HCLK = SYSCLK = PLLCLK = 72MHz
• PCLK1 = HCLK/2 = 36MHz

二、STM32的时钟源和时钟树分析

2.1、时钟源

STM32有以下4个时钟源：

1. 高速外部时钟（HSE）：以外部晶振作为时钟源，晶振频率可取范围为4～16MHz，一般采用8 MHz的晶振。
2. 高速内部时钟（HSI）：由内部RC振荡器产生，频率为8 MHz，但不稳定。
3. 低速外部时钟（LSE）：以外部晶振作为时钟源，主要提供给实时时钟模块，所以一般采用32.768 kHz。
4. 低速内部时钟（LSI）：由内部RC振荡器产生，也主要提供给实时时钟模块，频率大约为40 kHz。

2.2、时钟树

时钟树

    

2.2.1、HSE高速外部时钟信号

        HSE是高速的外部时钟信号，可以由有源晶振或者无源晶振提供，频率为4～16MHz。当使用有源晶振时，时钟从OSC_IN引脚进入，OSC_OUT引脚悬空；当使用无源晶振时，时钟从OSC_IN和OSC_OUT进入，并且要配谐振电容。

        HSE最常使用的就是8MHz的无源晶振。当确定PLL时钟来源的时候，HSE可以不分频或者2分频，这个由时钟配置寄存器CFGR的位17，即PLLXTPRE设置。这里设置为HSE不分频。

2.2.2、PLL时钟源

        PLL时钟来源可以有两个：一个是HSE，另外一个是HSI/2。具体用哪个由时钟配置寄存器CFGR的位16，即PLLSRC设置。HSI是内部高速的时钟信号，频率为8MHz，根据温度和环境的情况频率会漂移，一般不作为PLL的时钟来源，所以选HSE作为PLL的时钟来源。

2.2.3、PLL时钟PLLCLK

        通过设置PLL的倍频因子，可以对PLL的时钟来源进行倍频，倍频因子可以是2～16，具体设置成多少，由时钟配置寄存器CFGR的位21～18，即PLLMUL[3：0]设置。这里设置为9倍频，因为上一步设置PLL的时钟来源为HSE=8MHz，所以经过PLL倍频之后的PLL时钟为：PLLCLK=8M×9=72MHz。72MHz是S官方推荐的稳定运行时钟，如果想超频的话，增大倍频因子即可，最高为128MHz。这里设置PLL时钟：PLLCLK=8M×9=72MHz。

2.2.4、系统时钟SYSCLK

        系统时钟的来源可以是HSI、PLLCLK、HSE，具体由时钟配置寄存器CFGR的位1～0，即SW[1：0]设置。这里设置系统时钟：SYSCLK=PLLCLK=72MHz。

2.2.5、AHB总线时钟HCLK

        系统时钟SYSCLK经过AHB预分频器分频之后得到的时钟叫APB总线时钟，即HCLK，分频因子可以是[1，2，4，8，16，64，128，256，512]，具体由时钟配置寄存器CFGR的位7～4，即HPRE[3：0]设置。片上大部分外设的时钟都是经过HCLK分频得到的，至于AHB总线上的外设的时钟设置为多少，得等到使用该外设的时候才设置，这里只需粗略设置好APB的时钟即可，设置为1分频，即HCLK=SYSCLK= 72MHz。

2.2.6、APB2总线时钟HCLK2

        APB2总线时钟PCLK2由HCLK经过高速APB2预分频器得到，分频因子可以是[1，2，4，8，16]，具体由时钟配置寄存器CFGR的位13～11，即PPRE2[2：0]决定。HCLK2属于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的GPIO、USART1、SPI1等。至于APB2总线上的外设的时钟设置为多少，得等到使用该外设的时候才设置，这里只需粗略设置好APB2的时钟即可，设置为1分频，即PCLK2=HCLK=72MHz。 

2.2.7、APB1总线时钟HCLK1

        APB1总线时钟PCLK1由HCLK经过低速APB预分频器得到，分频因子可以是[1，2，4，8，16]，具体由时钟配置寄存器CFGR的位10～8，即PRRE1[2：0]决定。HCLK1属于低速的总线时钟，最高为36MHz，片上低速的外设就挂载到这条总线上，比如USART 2/3/4/5、SPI 2/3，I2C 1/2等。至于APB1总线上外设的时钟设置，得等到使用该外设的时候才进行，这里只需粗略设置好APB1的时钟即可，设置为2分频，即PCLK1=HCLK/2=36MHz。

2.3、其他时钟

2.3.1、USB时钟

         USB时钟是由PLLCLK经过USB预分频器得到的，分频因子可以是1或1.5，具体由时钟配置寄存器CFGR的位22，即USBPRE配置。USB的时钟最高是48MHz，根据分频因子反推过来算，PLLCLK只能是48MHz或者72MHz。一般设置PLLCLK=72MHz，USBCLK=48MHz。USB对时钟要求比较高，所以PLLCLK只能是由HSE倍频得到，不能使用HSI倍频。

2.3.2、Cortex系统时钟

        Cortex系统时钟由HCLK 8分频得到，等于9MHz，Cortex系统时钟用来驱动内核的系统定时器SysTick，SysTick一般用于操作系统的时钟节拍，也可以用作普通的定时。

2.3.3、ADC时钟

        ADC时钟由PCLK2经过ADC预分频器得到，分频因子可以是[2，4，6，8]，具体由时钟配置寄存器CFGR的位15～14，即ADCPRE[1：0]决定。很奇怪的是没有1分频。ADC时钟最高只能是14MHz，如果采样周期设置成最短的1.5个周期的话，ADC的转换时间可以达到最短的1μs。如果真要达到最短的转换时间1μs的话，那么ADC的时钟就得是14MHz，反推PCLK2的时钟只能是28MHz、56MHz、84MHz、112MHz。鉴于PCLK2最高是72MHz，所以只能取28MHz和56MHz。

2.3.4、RTC时钟、独立看门狗时钟

        RTC时钟可由HSE/128分频得到，也可由低速外部时钟信号LSE提供，频率为32.768kHz，也可由低速内部时钟信号HSI提供，具体选用哪个时钟，由备份域控制寄存器BDCR的位9～8，即RTCSEL[1：0]配置。独立看门狗的时钟由LSI提供，且只能由LSI提供，LSI是低速的内部时钟信号，频率为30～60kHz，一般取40kHz。

2.3.5、MCO时钟输出

        MCO是Microcontroller Clock Output的缩写，是微控制器时钟输出引脚，在STM32 F1系列中由PA8复用所得，主要作用是对外提供时钟，相当于一个有源晶振。MCO的时钟来源可以是：PLLCLK/2、HSI、HSE、SYSCLK，具体选哪个由时钟配置寄存器CFGR的位26～24，即MCO[2：0]决定。除了对外提供时钟这个作用之外，我们还可以通过示波器监控MCO引脚的时钟输出来验证系统时钟配置是否正确。