【毛刺滤除】滤除小于m个周期的毛刺电路_verilog

心中有电路,verilog呼之欲出。

  1. 滤除小于1个周期的毛刺
    毛刺为高用与门,毛刺为低用或门。
    如下电路图示例为毛刺为低,采用两级DFF同步实现。
    【毛刺滤除】滤除小于m个周期的毛刺电路_verilog_第1张图片

  2. 滤除大于1个周期小于2个周期的毛刺
    三级同步器,并且将三个D的输出进行相或
    【毛刺滤除】滤除小于m个周期的毛刺电路_verilog_第2张图片

  3. 滤除小于4个周期的毛刺
    直接进行计数操作。
    边沿检测+计数的方法,检测到上升沿或下降沿说明可能是信号变化或毛刺,检测到边沿变化后计数器清零并开始计数,计数到3说明单bit信号不是毛刺,可以赋值并停止计数;未计数到3说明单bit信号是毛刺信号,不赋值。
    波形图如下:
    【毛刺滤除】滤除小于m个周期的毛刺电路_verilog_第3张图片

你可能感兴趣的:(fpga开发)