异步fifo 读写时钟差别太大问题 (首先这个设计是不合理的)

异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题?

读写指针的同步setup/hold会有问题,系统根本不应该出现这么大频率比的两个异步时钟域。

假设timing上没有问题,在功能上我认为也会出问题,假设读时钟特别快,读地址指针也在快速变化,那么同步到写时钟的指针有可能是随机错误,而不是格雷码的1bit错误(因为变换太快timing不满足在读时钟域看到的就是多个bit在同时跳变)

该问题的讨论可以参考:

今天华为面试题:异步FIFO读时钟是写时钟的100倍,或者写是读的100倍会出现什么问题?

你可能感兴趣的:(soc,时序相关)