Wallace 和 Radix-4 Booth-Wallace乘法器性能分析

对于Booth乘法器和Wallace乘法器对比

这篇文章提到：

综合结果表明，与radix-4 Booth-Wallace乘法器相比，Wallace乘法器的延迟降低了17％，功耗降低了70％。 华莱士乘法器的功率延迟乘积（PDP）比布斯-华莱士乘法器低68％。

图1 Wallace Tree Mult

• 注：每个小方框是一个全加器FA，最后stage是半加器HA

如图很明显，Wallace Tree乘法器主要是通过加法器（压缩器）完成部分积的累加，但可以看出Wallace得到的部分积很多，几乎与位宽数一直，所以必定需要很多的加法器，一连串的加法在增加面积的同时也会增加时延。

图2 Radix-4 Booth乘法器

通过本人对Booth乘法器的综合分析，对比其他乘法器，Booth无疑是面积和功耗开销最小的乘法器之一（不敢说的绝对）。这篇文章只分析了Wallace和Booth在逻辑综合后电路的延迟和功耗的对比，并没有提及面积开销对比，说明他知道Booth的面积开销明显是小的。这么重要的分析因子居然没提，只是为了体现论文的说服力吧，毕竟学术和产品是有很大差距的。
至于各个延时大小，本人没有验证，不过从结构来分析并不像论文中说的那个样子……

【这篇文提到Booth乘法器综合】