FPGA面试题（3）

一.FPGA和CPLD区别

• FPGA：现场可编程门阵列
• CPLD：复杂可编程逻辑器件
  

二.多位异步信号如何同步

单比特异步信号

• 慢时钟域->快时钟域：同步打拍
• 快时钟域->慢时钟域：先拓展位宽再同步打拍

多比特异步信号

• 1.异步FIFO
• 2.保持寄存器+握手信号
• 3.特殊的具体应用电路结构，根据应用的不同而不同

三.FPGA芯片内部有哪两种存储器资源

• BLOCK RAM：由一定数量固定大小的存储块构成的，不占用额外的逻辑资源，并且速度快。
• 分布式RAM：由LUT配置成的内部存储器

四.时钟抖动和时钟偏移

• 时钟抖动（jitter）：指时钟信号跳变沿不确定，是时钟频率不一致。大多由外界干扰引起，通过抗干扰手段可以避免
• 时钟偏移（skew）：全局时钟产生的由于各个子时钟信号到达触发器的时间点不同，是时钟相位的不一致。由内部各路径布局布线长度和负载不同导致，利用全局时钟网络可尽量将其消除

五.Quartus编译器编译FPGA工程最终产生哪两种不同用途的文件

• .sof文件（SRAM Object File）：下载到FPGA中，断电丢失
  File）：下载到FPGA中，断电丢失
• .pof文件（Programmer Object File）：下载到配置芯片中，上电重新配置FPGA