同步时序违约解决方法

一:减少组合逻辑延迟

1.可用寄存器多延迟几个周期输出——流水线

2.例如乘法器这种就不断往基本门电路拆解

你可能感兴趣的:(fpga开发)