vivado简单仿真入门

打开软件

vivado简单仿真入门_第1张图片

创建工程

create project

 		![在这里插入图片描述](https://img-blog.csdnimg.cn/892eda626d394733920854b71ca8f726.png)

先next,保留工程路径,配置环境

vivado简单仿真入门_第2张图片

配置芯片环境

本次芯片类型

xc7k325tffg900-2
vivado简单仿真入门_第3张图片

创建之后完整的demo

vivado简单仿真入门_第4张图片
vivado简单仿真入门_第5张图片
vivado简单仿真入门_第6张图片
vivado简单仿真入门_第7张图片
vivado简单仿真入门_第8张图片

编写仿真内容

`timescale 1ns/1ps
module sim_top;
reg clk_1G;
initial begin
    clk_1G = 0;
end

always #0.5ns clk_1G = !clk_1G;

initial begin
    #10us;
    $finish;
end
endmodule

仿真结果

vivado简单仿真入门_第9张图片

vivado简单仿真入门_第10张图片

结果分析

间隔1ns
vivado简单仿真入门_第11张图片

你可能感兴趣的:(FPGA,数字IC,fpga开发)