起点篇：跨入半导体行业，数字IC设计

起点篇：跨入半导体行业，数字IC设计

机缘巧合跨入IC行业
前言（忽略）
  2019年是我大学的完结，也是我读书生涯的完结。因为上大学时，并没有考研的想法，而且虚度了2年多的大学时光，每天都大把时间浪费在游戏上，丢失了大好的青春年华，却不是在学习中度过。直到大三才懂，也许真的该努力了，还有一年多就毕业，而现在的自己什么都没有学会，面临的结果无非是毕业=？失业。
  然后之后大学时光，就在教室、图书馆和宿舍三点一线度过，不过还是很迷茫，每天看着一些不懂的书籍，希望有一天会理解，现在想想还真是可笑。在翻翻网上的招聘信息，电子相关职位那么多，我到底做什么呢，自己又会什么呢？
ps：我就专挑一些高薪资职业看，虽然根本看不懂那些职位要求是什么东西
  很快大三上期就完了，自己业越来越慌，时间很快就来到了2018年，也是我涅槃的一年。大三下学期开设了很多课程，还是很迷茫，但现在不像以前了，我很清楚自己要努力学，上课认真听课，下课去完图书馆，晚上就还是玩游戏（毒奶粉的痛，也有很多人会理解吧，浪费时间，浪费金钱）。但是在劳动节的我生病了，一种很敏感的病–肺结核。在学校这种大环境，这种病是肯定不能呆在学校的，我也很难过呀，作为宅男的我，我就只去图书馆，教室，还有食堂的人居然会被感染这种传染病（没锻炼过身体，抵抗力很弱，同学们注意多锻炼身体）。
  接下来肯定是在家里休养的，除了医院，就是在家隔离静养。大三下学期，然后五月就回了家，而九月就开始了春招，不知道你们慌不慌，但是我是慌的要死，但是也丝毫不影响我玩游戏（我现在都想狠狠扇自己的耳光）。但是也有复习四级（前面裸考一直不过），毕竟在学校的时候，报了四级，不知道还有没有考四级的同学，给考四级的同学一点建议，其实真的不难考前一个月你每天一个小时复习都稳过的，翻译、作文考前一周做真题，考前一周多花时间：
  （单词的，自己抽时间，睡前效果不错，不论是安眠还是什么，需要提前准备，越早越好，提前100天每天记50单词，可以用百词斩，因为每天记了，第二天可以会有复习）
  10分钟：前一天生词和作文句式记忆。
  15分钟听力（尽量真题）：一定认真听，听不懂就得自己加时间，一遍不懂两遍，两遍不懂就三遍，实在不懂看材料在听。
  20分钟两篇阅读（仔细阅读）：仔细阅读分值很高，请重视
  15分钟翻译、写作：5分钟看一篇，翻译，主要选出自己不会的词，纳入生词库，10分钟看一篇作文，并圈出经典句式，进行记忆。
  这是我个人的方法，勿喷，不适合每一个人，但是那些想考，但是给那些贪玩又想过四级的同学以后个建议，重在坚持。也说一下最后的成绩，听力：158，阅读：175，作文：137。当然我也没严格按上面做，经常偷懒，作文、翻译很少看，差点拉了裤里，如果能做到，我觉得是能稳过的。
找工作篇
  废话写了好多，但下面依然是废话，【手动滑稽】。
  大四开学，废材豪重新连接。因为大四是要实习的，但是我因为生病的原因，只能参加学校组织的实训，也是就跟着老师做一些可以写入简历的项目，我就第一次接触FPGA的开发板。FPGA那时候对于我来说真的很难，一个verilog就很少接触的人，直接使用开发板的真的好难。每天都在各种懵逼中度过，但是我喜欢提问，每天黏着一个很厉害的硬件大佬问硬件上的知识，又粘着老师问verilog的东西。我还记得一个AD549芯片的控制逻辑，老师都把时序给我分析好几遍，我都不知道怎么写，完全跟verilog联系起来，一个简简单单的控制逻辑，我写了一周才憋出来，好像就有点理解了，好像是那么回事？其实还是懵懵懂懂。历经千辛万苦，一个简单的基于FPGA的能把电池的电压，通过串口上传到PC上了。其实一个月，从一个白痴到熟悉硬件是不怎么显示的，很多很多东西都是一时理解不了的，原来很多的基础知识忘的忘，没学的没学。
  然后10月，拿着这一个项目去找工作的结果是可想而知，但我觉得控制硬件是真的有趣，本来对于应届本科生FPGA的需求量很少，再加上我现在会的这点，别人问一个fifo都不清楚原理是什么，跨时钟域，快时钟到慢时钟的处理都不懂，现在想起来真的很搞笑。进入了招聘会我才知道，我才知道自己的迷茫和无知，大部分都是软件的，硬件基本上就是硬件工程师，还有一种就是嵌入式和驱动，但是什么都不懂一切都是徒劳，然后我成功错过了秋招。
  12月秋招结束了，我的好朋友说我可以去培训，快速入门，我觉得好像也只有这一条路了，做销售又不会说，情商低。不过有想培训的同学一定选择一家信赖可靠的，不要不明不白。好了，这里忽略培训经历，最终成功就是学了C语言，linux操作，一些简单的排序算法，数据结构，TCP/IP传输协议，C++，qt，stm32学了一点点，驱动没学就自己结课跑了（因为找到了工作，并且是IC，所以stm32和驱动没学，这简直是最大的愚蠢的，后续讲到）。
  在一场招聘会上，遇到现在的公司，当时面试的是嵌入式，但是课程上那时候我才刚开始学，所以我我也不没有太大信心，就去面试了，聊了几句，面试官（也是现在领导）突然看到我FPGA项目，一个是我学校实训所作，一个是我==毕业设计（后续出毕业设计相关资料）==问我会写Verilog？我肯定说会呀，气势不能输。问了之前项目那个ADC的问题，然后突然问我考虑做数字IC设计嘛，我一看Verilog，我自然说可以呀，不就Verilog嘛，可综合而已，又不难（这也也是无知犯下的错）。就这样我阴差阳错的进入了我先的公司。
  PS:(学历真的很重要，我的运气是真的很好很好，不是每个人都有这么幸运，希望你们每一位都来自名校，作为一个三流大学的毕业生，简历进入HR眼睛真的好艰辛)
工作篇
因为很多东西都不会，于是我在拿毕业证和学位证之前就进入公司。然后进入公司的第二天就滑铁卢了（其实本来什么也不会）。
PS：后面我会给大家分享一些进入小公司的经历；
  因为第一天，领导让熟悉别人代码，在让我领导让我在别人代码加一个寄存器。我内心：寄存器？寄存器怎么加，寄存器不就是一个reg，加一个寄存器是什么意思？我一直支支吾吾的说不出来，不知道怎么做，用现在一首歌就是：小朋友，你是否有很多的问号？其实那就是一个MCU系统，领导让我加一个版本寄存器，外部RO的寄存器，定义一个寄存器，挂到总线就行了，那时候的我怎么可能懂，当时可能就想看一下我会什么。然后领导把我带进了一个没有人的办公室，然后问了一些问题，原来我是真的什么都不会，我当时严重怀疑，我是不是会被开除。可能领导是觉得当时是他招的我，现在不想要也要给我一点机会，然后拿给我两本书，让我看，说上面有些怎么写寄存器，那两本书就是两本Verilog语法和verilog数字系统设计，并没有讲总线和寄存器的连接，这种问题一般soc的书才有。但是看了半天，对Verilog倒是理解了一点，就去看了代码里的其他的模块的写法，就依葫芦画瓢抄了一个，谢天谢地最后还能读写，这也就开始我的数字IC之旅。
最后
  后续我会不定时分享，我的毕业设计（基于FPGA的移动终端控制密码锁）参加公司学到的东西，一些设计知识和FPGA知识，还有人生经验。。。。。。。。。