多层高速PCB设计学习（一）初探基本知识（附单层设计补充）

系列文章内容

多层高速PCB设计学习（一）初探基本知识（附单层设计补充）

多层高速PCB设计学习笔记（二）基本设计原则及EMC分析

多层高速PCB设计学习笔记（三） GND的种类及PCB中GND布线实战

多层高速PCB设计学习笔记（四）四层板实战（上）之常见模块要求

多层高速PCB设计学习笔记（五）四层板实战（下）之阻抗控制计算（SI9000）

---

---

前言

简单学会两层板的设计方法，想学习四层板以及多层板的设计方法，立创EDA上有开源的四层板的四旋翼飞机的主板，所以之后实践模仿设计一个小四旋翼飞机。

---

一、常见概念名词科普

信号层（正片层）：一般用于纯线路设计，包括外层线路和内层线路。
内电层（负片层）：不布线、不放置任何元件的区域完全被铜膜覆盖，布线或放置元件的地方则排开铜膜。

在AD软件中，主要用正片和负片层，正片是画的线是铜，负片是画的线是非铜（即一开始是一整块的铜，然后画线割铜片）。

二、层数的选择

层数多利于布线，制板成本和难度会增加。生产厂家一般关注层叠结构是否对称。

一般完成元器件的预布局后，分析PCB的布线瓶颈、结合其他EDA工具分析电路板的布线密度、综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类确定信号层的层数。

根据电源的种类、隔离和抗干扰的要求来确定内电层的数目。

三、基本原则

（1）信号层应该与一个内电层相邻（内部电源/地层），利用内电层的大铜膜来为信号层提供屏蔽，电源层跟地层相对于信号都是一个电气平面，有着良好的信号隔离作用。

（2）内部电源层和地层之间应该紧密耦合，也就是说，内部电源层和地层之间的介质厚度应该取较小的值，以提高电源层和地层之间的电容，增大谐振频率。（首要满足）

（3）电路中的高速信号传输层应该是信号中间层，并且夹在两个内电层之间。这样两个内电层的铜膜可以为高速信号传输提供电磁屏蔽，同时也能有效地将高速信号的辐射限制在两个内电层之间，不对外造成干扰。（高频必须满足）

（4）避免两个信号层直接相邻。相邻的信号层之间容易引入串扰，从而导致电路功能失效。在两信号层之间加入地平面可以有效地避免串扰。

（5）多个接地的内电层可以有效地降低接地阻抗。例如，A 信号层和 B 信号层采用各自单独的地平面，可以有效地降低共模干扰。

（6）兼顾层结构的对称性。

（7）每个走线层都必须有一个邻近的参考层(电源或地层);

二、层叠结构分析

电源层和地层耦合

在网上找到一个简单的解释：内部电源层和地层之间紧密耦合？

传输线特征阻抗（对电路中的电流所起的阻碍作用）：
Z=开根号(L/C)，C越大，特征阻抗越小。

根据平板电容的公式，电容跟+ -极板间的距离成反比，电源层和地层紧耦合的话，表示电源层和地层之间的距离越近，电容量越大。

因此电源层和地层紧耦合,可降低电源阻抗。

各层的种类选择

---

四层板为例：常见三种结构：

逐个分析：
（1）和（2）要考虑哪一层的信号线少，就哪一层与POWER相邻，可以用大面积的铜膜与POWER层耦合。地层放在信号最密集的信号层的相连层，有利于吸收和抑制辐射；
（3）电源层和地层离得太远了

看到别的博客：GND－SIG(PWR)－SIG(PWR)－GND这种，有些怪，应用于板上芯片密度足够低，信号层上的电源用宽线走线，这可使电源电流的路径阻抗低，且信号微带路径的阻抗也低，也可通过外层地屏蔽内层信号辐射。说中间两层尽量垂直走线，且层之间间距要拉开。

---

六层板为例：常见三种结构分析

（1）信号层多，布线简单，但是电源层和地线层分隔较远，没有充分耦合；信号层直接相邻，信号隔离不好，容易发生串扰。

（2）电源层和地线层有了充分的耦合，但还是有方案一的问题，信号层直接相邻。

（3）减少了一个信号层，多了一个内电层，可供布线的层面减少了，但是每个信号层都与内电层相邻，与其他信号层隔离了，且电源层和地线层有了充分的耦合。其中尤其是Siganl_2（Inner_2），夹在内电层之间，可以用来传输高速信号。两个内电层可以有效屏蔽外界及对外界的干扰。（最常用的结构）

别的博客还有一种只有两层信号层的：GND－SIG－GND－PWR－SIG －GND这种，只适用于器件密度不是很高的情况，减少了信号层，那么肯定就有较好的信号屏蔽了，电源层要靠近非主元件面的那一层，因为底层的平面会更完整。因此，EMI性能要比第一种方案好。

---

八层板：
1.Signal 1 元件面、微带走线层，好的走线层
2.Ground 地层，较好的电磁波吸收能力
3.Signal 2 带状线走线层，好的走线层
4.Power 电源层，与下面的地层构成优秀的电磁吸收 5.Ground 地层
6.Signal 3 带状线走线层，好的走线层
7.Ground 地层，较好的电磁波吸收能力
8.Signal 4 微带走线层，好的走线层

---

三、元器件布局及布线

（1）对于易产生噪声的，例如时钟发生器和晶振等高频器件，尽量放置在靠近CPU的时钟输入端。底部不要布线

（2）大电流电路和开关电路也容易产生噪声，这些应该远离逻辑控制电路和存储电路等高速信号电路，尽量把控制板和功率板的分开，利用接口来连接。

（3）高压元器件和低压元器件之间最好要有较宽的电气隔离带。一般环境中的间隙安全电压为200V/mm，也就是5.08V/mil。所以板子上的高压和低压之间要注意足够的安全间距。

（4）在电源和芯片周围尽量放置去耦电容和滤波电容。印制电路板的走线、引脚连线和接线都有可能带来较大的寄生电感，导致电源波形和信号波形中出现高频纹波和毛刺。对于电源转换芯片，或者电源输入端，布置一个10uF或者更大的电容，以进一步改善电源质量。

（5）导线通过两个焊盘之间而不与其连通的时候，应该与它们保持最大且相等的间距，同样导线和导线之间的间距也应该均匀相等并保持最大。

（6）当印制导线的铜膜厚度为0.05mm时，印制导线的载流量可以按照20A/mm2进行计算，即0.05mm厚，1mm宽的导线可以流过1A的电流。

所以对于一般的信号线来说10～30mil的宽度就可以满足要求了；高电压，大电流的信号线线宽大于等于40mil，线间间距大于30mil。电源线和地线的宽度尽量加粗，一般情况下至少需要50mil。（平常我就20mil (⊙﹏⊙)）

为了保证导线的抗剥离强度，在板面积和密度允许的范围内，应该采用尽可能宽的导线来降低线路阻抗，提高抗干扰性能。（当然还可以开窗铺锡解决）

(7)导线上的干扰主要有导线之间引入的干扰、电源线引入的干扰和信号线之间的串扰等。走线及接地方式要干净，具备好的电磁兼容性。

(8)对于高频或者其他一些重要的信号线，例如时钟信号线，可以采用走线要尽量宽、包地的形式使其与周围的信号线隔离起来（用一条封闭的地线将信号线“包裹”起来）

（不知道我这算不算包地，就算是包地，这个c1和8M之间这里又没包起来，而且这个对称结构是不是有问题，是不是要单个晶振对称啊，我这两个晶振又不是一个型号的，差分也不太清楚。）

---

看到一个其他博主的晶振布线，这是一般的Π型布线，同时还利用GND进行了包地处理。

---

（9）模拟地和数字地要分开布线，不能混用。如果需要最后将模拟地和数字地统一为一个电位，则通常应该采用一点接地的方式，也就是只选取一点将模拟地和数字地连接起来，防止构成地线环路，造成地电位偏移。

（10）大面积的接地敷铜，有效减小地线阻抗，从而削弱地线中的高频信号，同时大面积的接地可以对电磁干扰起抑制作用。

（11）电路板中的一个过孔会带来大约10pF的寄生电容，对于高速电路来说尤其有害；

（12）合理安排使用不同电源和地类型元器件的布局，就是将使用相同电源等级和相同类型地的元器件尽量放在一起。例如当电路原理图上有+3.3V、+5V、−5V、+15V、−15V等多个电压等级时，设计人员应该将使用同一电压等级的元器件集中放置在电路板的某一个区域。对于多层PCB板的布线，归纳起来就是一点：先走信号线，后走电源线。

（13）低电压、低电流信号线宽9～30mil，空间允许的情况下尽可能加粗。

（14）信号线之间的间距应该大于10mil，电源线之间间距应该大于20mil。

（15）大电流信号线线宽应该大于40mil，间距应该大于30mil。

（16）过孔最小尺寸优选外径40mil，内径28mil。（这些目前用的比这个要小）

最后，没有严格的标准，实践出真知，现在实践太少了

---

单层知识点补充

单、双层板通常使用在低于10KHz的低频模拟设计中：

1）在同一层的电源走线以辐射状走线，并最小化线的长度总和；

2）走电源、地线时，相互靠近；在关键信号线边上布一条地线，这条地线应尽量靠近信号线。这样就形成了较小的回路面积，减小差模辐射对外界干扰的敏感度。当信号线的旁边加一条地线后，就形成了一个面积最小的回路，信号电流肯定会取道这个回路，而不是其它地线路径。

3）如果是双层线路板，可以在线路板的另一面，紧靠近信号线的下面，沿着信号线布一条地线，一线尽量宽些。这样形成的回路面积等于线路板的厚度乘以信号线的长度。

注意模拟地和数字地的隔离，下图是芯片的一些接口