LDO工作原理
文章目录
- 前言
- 一、压降
-
- 1.什么是压降？
- 2. 决定压降的因素是什么？
-
- PMOS LDO
- NMOS LDO
- 偏置 LDO
- 其他因素
- 二、静态电流IQ
- 二、电流限制
- 三、防止反流
-
- 使用肖特基二极管
- 在LDO之前使用二极管
- 额外增加一个FET
- 将MOSFET的块连接到GND
- 四、电源抑制比
- 五、噪声
-
- 降噪
- 降噪电容器
- 前馈电容器
- 改善噪声性能
- 改善稳定性和瞬态响应
- 提高 PSRR
前言
本文翻译自TI公司文档，仅代表个人的记录和理解，不具有权威性，请谨慎参考。
使用低压降稳压器 (LDO) 是在维持小的输出输入电压差的情况下，把一个较高电压输入，转换为一个略低的稳定输出电
压的常见方法。在大多数情况下，LDO 都易于设计和使用。然而，目前的主流应用通常包括多个模拟和数字系统，我们
将根据这些系统的本身特性以及工作条件来选择最适合这个应用的 LDO。
一、压降
1.什么是压降？
压降描述的是正常稳压所需的VIN和 VOUT之间的最小差值。但是考虑到各种因素之后，它会迅速发生细微的变化。压降对于实现高效运行及生成余量有限的电压轨至关重要，压降电压Vdo是指为实现正常稳压，输入电压VIN必须高出所需输出电压VOUT(nom) 的最小压差。参见公式1：
VIN≥ VOUT(nom) + VDO（公式 1）
如果VIN低于此值，如果 VIN 低于此值，线性稳压器将以压降状态工作，不再调节所需的输出电压。在这种情况下，输出电压 VOUT(dropout)将等于 VIN 减去压降电压的值（公式 2）：
VOUT(dropout) = VIN − VDO（公式 2）
以调节后电压为 3.3V 的 TPS799 等 LDO 为例：当输出200mA 电流时，TPS799 的最大压降电压指定为 175mV。只要输入电压为 3.475V 或更高，就不会影响调节过程。但是，输入电压降至 3.375V 将导致 LDO 以压降状态工作并停止调节，如下图所示。虽然应将输出电压调节为 3.3V，但 TPS799 没有保持稳压所需的余量电压。因此，输出电压将开始跟随输入电压变化。
2. 决定压降的因素是什么？
压降主要有LDO的架构决定。主流LDO有两种结构：P 沟道MOS(PMOS) 和 N 沟道 MOS (NMOS) 。
PMOS LDO
图 2 所示为 PMOS LDO 架构。为调节所需的输出电压，反馈回路将控制漏-源极电阻 RDS。随着 VIN 逐渐接近 VOUT(nom)，误差放大器将驱动栅-源极电压 VGS 负向增大，以减小 RDS，从而保持稳压。
但是，在特定的点，误差放大器输出将在接地端达到饱和状态，无法驱动 VGS 进一步负向增大。RDS 已达到其最小值。将此 RDS 值与输出电流 IOUT 相乘，将得到压降电压。随着 VGS 负向增大，能达到的 RDS 值越低。通过提升输入电压，可以使 VGS 值负向增大。因此，PMOS 架构在较高的输出电压下具有较低的压降。图 3 展示了此特性。
如图 3 所示，TPS799 的压降电压随输入电压（也适用于输出电压）增大而降低。这是因为随着输入电压升高 VGS 会负向增大。
NMOS LDO
NMOS 架构如图 4 所示，反馈回路仍然控制 RDS。但是，随着VIN 接近 VOUT(nom)，误差放大器将增大 VGS 以降低 RDS，从而保持稳压。
在特定的点，VGS 无法再升高，因为误差放大器输出在电源电压 VIN 下将达到饱和状态。达到此状态时，RDS 处于最小值。将此值与输出电流 IOUT 相乘，会获得压降电压。不过这也会产生问题，因为误差放大器输出在 VIN 处达到饱和状态，随着 VIN 接近 VOUT(nom)，VGS 也会降低。这有助于防止出现超低压降。
偏置 LDO
很多 NMOS LDO 都采用辅助电压轨，即偏置电压 VBIAS，如图5 所示。
此电压轨用作误差放大器的正电源轨，并支持其输出一直摆动到高于 VIN 的 VBIAS。这种配置能够使 LDO 保持较高 VGS，从而在低输出电压下达到超低压降。
有时并未提供辅助电压轨，但仍然需要在较低的输出电压下达到低压降。在这种情况下，可以用内部电荷泵代替 VBIAS，如图 6 所示。
电荷泵将提升 VIN，以便误差放大器在缺少外部 VBIAS 电压轨的情况下仍可以生成更大的 VGS 值。
其他因素
除了架构之外，压降还会受到其他一些因素的影响，如表 1所示。很显然，压降并不是一个静态值。虽然这些因素会提高选择LDO 的复杂程度，但同时，还能帮助您根据特定的条件选择最适合的 LDO。
二、静态电流IQ
静态的定义为“非活动或休眠的状态或阶段”。因此，静态电流 IQ 是系统处于待机模式且在轻载或空载条件下所消耗的电流。静态电流通常会与关断电流相混淆，关断电流是指设备处于关闭状态但系统仍与电池相连的情况下所消耗的电流。不过，这两种参数在任何电池电流消耗低的设计中都很重要。静态电流适用于大多数集成电路 (IC) 设计，其中放大器、升降压转换器和低压降稳压器 (LDO) 都会影响消耗的静态电流量。当 LDO 完全运行时，可采用公式 1 计算其功耗：
二、电流限制
在一些外部条件和情况下，LDO 可能会出现意外的高流耗。如果此高电流传输到其他正被供电的电子系统，会对大多数电子系统以及主机电源管理电路造成损害。选择具有电流限制和内
部短路保护的 LDO，将有助于防止产生这种不良影响，并在设计整体电源管理模块时提供额外保护。
LDO 中的电流限制定义为，建立所施加电流的上限。与恒流源不同，LDO 按需输出电流，同时还会控制调节的总功率。电流限制通过用于控制 LDO 内输出级晶体管的内部电路实现；见
图 1。这是一种典型的 LDO 限流电路，由于达到限值后该电路会突然停止输出电流，通常被称为“砖墙”电流限制。此内部电路中，LDO 测量反馈的输出电压，同时测量输出电流相对于
内部基准 (IREF) 的缩放镜像。
三、防止反流
LDO 主要包括三个组成部分：带隙基准、误差放大器和导通场效应晶体管 (FET)。在典型应用中，导通 FET 与任何标准 FET 一样，在源极和漏极之间传导电流。用于产生 FET体的掺杂区（称为块体）与源极相连；这会减小阈值电压变化量。
将块体与源极相连有一个缺点，即会在 FET 中形成寄生体二极管，如图 2 所示。此寄生二极管被称为体二极管。在这种配置中，当输出超过输入电压与寄生二极管的 VFB 之和时，体二极管将导通。流经该二极管的反向电流可能会使器件温度升高、出现电迁移或闩锁效应，从而导致器件损坏。在设计 LDO 时，务必要将反向电流以及如何防止出现反向电流纳入考量。有四种方法可以防止反向电流：其中两种在应用层实施，另外两种在集成电路 (IC) 设计过程中实施。
使用肖特基二极管
在输出和输入之间使用肖特基二极管可以在输出电压超过输入电压时防止 LDO 中的体二极管导通。您必须使用肖特基二极管，肖特基二极管的正向电压较低，而传统二极管的正向电压与肖特基二极管相比要高得多。在正常工作中，肖特基二极管会进行反向偏置，不会传到任何电流。此方法的另一项优势是，在输出和输入之间放置肖特基二极管后，LDO的压降电压不会增大。
在LDO之前使用二极管
此方法在 LDO 之前使用二极管以防电流流回到电源。这是一种防止出现反向电流的有效方法，但它也会增大防止 LDO 出现压降所需的必要输入电压。置于 LDO 输入端的二极管在反向电流条件下会变为反向偏置状态，不允许任何电流流过。此方法与下一种方法类似。
额外增加一个FET
设计有阻止反向电流功能的 LDO 通常会额外增加一个 FET，以此帮助防止反向电流。如图 5 所示，两个 FET 的源级背靠背放置，以便体二极管面对面放置。现在，当检测到反向电流
条件时，其中一个晶体管将断开，电流将无法流过背靠背放置的二极管。此方法最大的缺点之一是使用此架构时压降电压基本上会翻倍。为降低压降电压，需要增大金属氧化物半导体场效应晶体管 (MOSFET) 的尺寸，因此将增大解决方案的整体尺寸。应用于汽车中的 LDO（如 TI 的 TPS7B7702-Q1）使用此方法防止出现反向电流。
将MOSFET的块连接到GND
此方法是最不常见的反向电流保护实施方式，但仍然非常有效，因为它省去了 MOSFET 的体二极管。此方法将 MOSFET的块体与 GND 相连，而无需连接到源级，避免形成寄生体二极管。
四、电源抑制比
PSRR 是一个常见技术参数，在许多 LDO 数据表中都会列出。它规定了特定频率的交流元件从 LDO 输入衰减到输出的程度。公式 1 将 PSRR 表示为：
在数据表的电气特性表中，常常可以找到在 120Hz 或 1kHz 频率下规定的 PSRR。但是，单独使用此参数可能无法确定给定的 LDO 是否满足具体的滤波要求。下面，对原因进行具体
说明。
下图所示为将 12V 电压轨调节至 4.3V 的直流/直流转换器。后面连接了 TPS717，这是一款 PSRR 值较高的 LDO，用于调节3.3V 电压轨。4.3V 电压轨上因开关生成的纹波为 ±50mV。
LDO 的 PSRR 将确定在 TPS717 的输出端剩余的纹波量。
为确定衰减程度，首先必须了解出现纹波的频率。假设此示例中对应的频率为 1MHz，因为此值正好处于常见开关频率范围的中间。可以看到，在 120Hz 或 1kHz 下指定的 PSRR 值对
此分析没有任何帮助。相反，您必须参考TPS717 中的 PSRR 图。
在以下条件下，1MHz 时的 PSRR 指定为 45dB。
• IOUT = 150mA
• VIN - VOUT = 1V
• COUT = 1μF
假设这些条件与具体的应用条件相符。在此情况下，45dB 相当于 178 的衰减系数。可以预计，输入端的 ±50mV 纹波在输出端将被降至 ±281μV。
但是假设您更改了条件并决定将 VIN - VOUT 减小到 250mV，以便更有效地进行调节。那么，您需要参考下图中的曲线。
可以看到，如果保持所有其他条件不变，1MHz 时的 PSRR 减小到 23dB，即衰减系数为 14。这是因为互补金属氧化物半导体 (CMOS) 导通元件进入三极管（或线性）区，即，随着 VIN -
VOUT 的值接近压降电压，PSRR 开始降低。（请记住，压降电压是输出电流及其他因素的函数。因此，较低的输出电流会降低压降电压，有助于提高 PSRR。）
更改输出电容器的电容值也会产生影响，如下图所示。
将输出电容器的电容值从 1μF 提高到 10μF 时，尽管 VIN - VOUT的值仍然为 250mV，1MHz 时的 PSRR 将增大到 42dB。曲线中的高频峰已向左移动。这是由于输出电容器的阻抗特性导致的。通过适当调整输出电容值，可以调整或增大衰减程度，以便与特定开关噪声频率保持一致。
仅靠调整 VIN - VOUT 和输出电容，就可以提高特定应用的PSRR。但影响 PSRR 的因素并不仅限于这两项。下表概述了对其产生影响的多个因素。
五、噪声
要获得干净的直流电源，使用低压降稳压器 (LDO) 过滤由开关模式电源生成的纹波电压并不是需要考量的唯一事项。由于LDO 为电子器件，它们本身会产生一定量的噪声。要生成不会
影响系统性能的干净电源轨，选择低噪声 LDO 并采取措施降低内部噪声是不可缺少的环节。
降噪
除了选择具有低噪声特性的 LDO，还可以应用一些技术来确保LDO 具有最低的噪声特性。这些技术涉及到降噪电容器和前馈电容器的使用。
降噪电容器
TI 产品组合中的许多低噪声 LDO 都具有名为“NR/SS”的特殊引脚，如图 3 所示。
此引脚具有双重功能：可用于过滤内部电压基准产生的噪声并能降低 LDO 启动或使能期间的转换率。
在此引脚上添加电容器 (CNR/SS) 将形成具有内部电阻的阻容(RC) 滤波器，帮助分流由电压基准生成的不需要的噪声。由于电压基准是生成噪声的主要因素，增大电容有助于将此低通滤
波器的截止频率左移。图 4 显示了此电容器对输出噪声产生的影响。
如图 4 所示，CNR/SS 的值越大，降噪效果越好。但是，在某些点上，增大电容不会再降低噪声。其余噪声来自误差放大器、FET 等。添加电容器还会在启动期间引入 RC 延迟，导致输出电压以较慢的速率斜升。当输出端或负载上存在大容量电容并且需要减小浪涌电流时，此方法十分有利。
公式 1 将浪涌电流表示为：
为减小浪涌电流，必须降低输出电容或转换率。幸运的是，使用 CNR/SS 可降低转换率，如图 5 中的 TPS7A85 启动特性所示。
如图所示，增大 CNR/SS 值会延长启动时间，从而防止浪涌电流出现尖峰，并且可能会触发电流限制事件。降低输出噪声的另一个方法是使用前馈电容器 (CFF)。
前馈电容器
与添加降噪电容器 (CNR/SS) 非常类似，添加前馈电容器也会产生多种效果。其中最重要的一项是能够改善噪声性能、稳定性、负载响应和电源抑制比 (PSRR)。此外，值得注意的是，
使用前馈电容器只有在使用可调 LDO 时才可行，因为电阻网络位于外部。
改善噪声性能
在稳压过程中，LDO 的误差放大器使用电阻网络（R1 和 R2）提高基准电压的增益（与同相放大器非常类似），以便相应地驱动 FET 的栅极。基准的直流电压将按因数1+R1/R2 增大。但是，考虑到误差放大器的带宽，可以预计在基准电压交流元件的某些部分也会放大。
通过与顶部电阻并联放置电容器，将为特定频率范围引入分流功能。换句话说，可以将该频率范围内的交流元件保持在单位增益范围内，其中 R1 模拟短路。（请记住，该频率范围将由所使用的电容器的阻抗特性确定。）从图 7 可以看出，通过使用不同的 CFF 值，可以降低 TPS7A91的噪声。
与顶部电阻并联放置 100nF 电容器后，可以将噪声从 9μVRMS降至 4.9μVRMS。
改善稳定性和瞬态响应
添加 CFF 还会在 LDO 反馈回路中引入零点 (ZFF) 和极点 (PFF)，可分别通过公式 1 和 2 进行计算：
将零点置于出现单位增益的频率之前可以提高相位裕度，如图8 所示。
从图中可以看到，没有 ZFF 时，单位增益将提前在 200kHz左右出现。增加零点后，出现单位增益的频率略微右移（约300kHz），相位裕度也有所提高。由于 PFF 位于单位增益频率的右侧，因此它对相位裕度的影响微乎其微。增加的相位裕度在 LDO 改善的负载瞬态响应中非常明显。通过增加相位裕度，LDO 输出将减少振铃并更快稳定。
提高 PSRR
根据零点和极点的位置，还可以从策略上缩减增益衰减幅度。图 8 显示了从 100kHz 开始零点对增益衰减的影响。通过增大频段的增益，还能够改善该频段的环路响应，从而使该特定频率范围的 PSRR 提高。请参见图 9。
如图所示，增大 CFF 电容会使零点左移，从而在较低频率范围内改善环路响应和相应的 PSRR。当然，必须选择 CFF 的值以及 ZFF 和 PFF 的相应位置，以确保稳定性。遵循数据表中规定的 CFF 限制，可以防止出现不稳定性。
表 1 列出了一些经验法则，展示了 CNR 和 CFF 对噪声的影响程度。
从表中可以看出，添加前馈电容器可以改善噪声性能、稳定性、负载响应和 PSRR。当然，必须慎重选择电容器以保持稳定性。当与降噪电容器配合使用时，可以大大改善交流性能。