vivado时序报告简介

1、首先

在工程编译完,产生bit文件后,由PRJ Summary可以简单看到时序情况。像下图中出现“最差路径”延时达到1ns以上,一般这种情况是由跨时钟域信号引起的。

vivado时序报告简介_第1张图片

2、打开时序报告

进一步分析

vivado时序报告简介_第2张图片

 3、异步时钟域处理

打开时序报告后,一般分成两类时序问题:相同时域内的时序问题、跨时钟域的时序问题。

如下图所示。

vivado时序报告简介_第3张图片

 针对跨时钟域的时序问题,如果代码中作了信号的跨时钟域处理、或者是快时钟域的寄存器信号总线回读的情况,可以将该类时序路径设为 "false path"。过程如下图所示。

如果相关信号没有作跨时钟域处理,则需要在代码中作跨时钟域处理。

vivado时序报告简介_第4张图片

 vivado时序报告简介_第5张图片

 4、同一时钟域时序问题处理

首先,如故时序延迟不是很大,可以尝试多个不同的综合布线策略,看看能否有时序通过的版本。如下图所示。

vivado时序报告简介_第6张图片

 如果时序延迟比较大,需要针对具体时序路径具体分析。

一般方法:

1、若是大位宽的计数器相关路径,在不影响功能的情况下,可以尝试将计数器位宽降低,再次编译看看能否解决该路径的时序问题;

2、

5、综合策略

vivado时序报告简介_第7张图片

 Make Active:当存在多个综合结果的时候,手动激活一个结果generate bit。

OPEN RUN : 打开当前综合布线结果

Launch Runs:启动综合布线

Create Runs:允许在该工程中创建多个综合布线进程,如下图所示。

你可能感兴趣的:(FPGA基础进阶,fpga开发)